STMicroelectronics STM32WL5 Series Reference Manual page 17

RM0453
13.4.2
13.4.3
13.4.4
13.4.5
13.4.6
13.4.7
13.5 DMA interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 466
13.6 DMA registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 466
13.6.1
13.6.2
13.6.3
13.6.4
13.6.5
13.6.6
13.6.7
14 DMA request multiplexer (DMAMUX) . . . . . . . . . . . . . . . . . . . . . . . . . 480
14.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 480
14.2 DMAMUX main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 481
14.3 DMAMUX implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 481
14.3.1
14.3.2
14.4 DMAMUX functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 484
14.4.1
14.4.2
14.4.3
14.4.4
14.4.5
14.4.6
14.4.7
14.5 DMAMUX interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 490
14.6 DMAMUX registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 492
14.6.1
14.6.2
DMA pins and internal signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 457
DMA transfers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 457
DMA arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 458
DMA channels . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 459
DMA data width, alignment and endianness . . . . . . . . . . . . . . . . . . . . 464
DMA error management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 465
DMA interrupt status register (DMA_ISR) . . . . . . . . . . . . . . . . . . . . . . 466
DMA interrupt flag clear register (DMA_IFCR) . . . . . . . . . . . . . . . . . . 469
DMA channel x configuration register (DMA_CCRx) . . . . . . . . . . . . . . 470
DMA channel x number of data to transfer register (DMA_CNDTRx) . 475
DMA channel x peripheral address register (DMA_CPARx) . . . . . . . . 476
DMA channel x memory address register (DMA_CMARx) . . . . . . . . . 476
DMA register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 477
DMAMUX1 instantiation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 481
DMAMUX1 mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 482
DMAMUX block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 484
DMAMUX signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 485
DMAMUX channels . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 485
DMAMUX secure/non-secure channels . . . . . . . . . . . . . . . . . . . . . . . . 486
DMAMUX privileged / unprivileged channels . . . . . . . . . . . . . . . . . . . . 486
DMAMUX request line multiplexer . . . . . . . . . . . . . . . . . . . . . . . . . . . . 486
DMAMUX request generator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 489
DMAMUX request line multiplexer channel x configuration register
(DMAMUX_CxCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 492
DMAMUX request line multiplexer interrupt channel status register
(DMAMUX_CSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 493
RM0453 Rev 5
Contents
17/1450
44