Intel ITANIUM ARCHITECTURE - SOFTWARE DEVELOPERS MANUAL VOLUME 1 REV 2.3 Manual page 246

11-81 PAL_GET_PSTATE type Argument . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2:397
11-82 I/O Detail Pointer Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2:399
11-83 I/O Type Definition. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2:400
11-84 I/O Size Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2:400
11-85 Pending Return Parameter Fields . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2:407
11-86 info_index Values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2:411
11-87 level_index Fields . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2:412
11-88 err_type_index Values. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2:412
11-89 error_info Return Format when info_index = 2 and err_type_index = 0 . . . . . . . . . . . 2:413
11-90 cache_check Fields . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2:414
11-91 tlb_check Fields . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2:415
11-92 bus_check Fields . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2:417
11-93 reg_file_check Fields . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2:418
11-94 uarch_check Fields . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2:420
11-95 err_type_info. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2:422
11-96 resources Return Value . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2:424
11-97 err_struct_info – Cache . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2:424
11-98 capabilities vector for cache . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2:425
11-99 Buffer pointed to by err_data_buffer – Cache . . . . . . . . . . . . . . . . . . . . . . . . 2:426
11-100 err_struct_info – TLB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2:427
11-101 capabilities vector for TLB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2:428
11-102 Buffer pointed to by err_data_buffer – TLB . . . . . . . . . . . . . . . . . . . . . . . . . 2:428
11-103 err_struct_info – Register File . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2:429
11-104 capabilities Vector for Register File . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2:430
11-105 Buffer pointed to by err_data_buffer – Register File. . . . . . . . . . . . . . . . . . . . . 2:430
11-106 err_struct_info – Bus/Processor Interconnect . . . . . . . . . . . . . . . . . . . . . . . . 2:431
11-107 capabilities vector for Bus/Processor Interconnect . . . . . . . . . . . . . . . . . . . . . 2:431
11-108 hw_check Fields . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2:432
11-109 control_word Layout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2:438
11-110 pm_info Fields . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2:440
11-111 pm_buffer Layout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2:440
11-112 Processor Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2:447
11-113 Values for ddt Field . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2:452
11-114 info_request Return Value . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2:454
11-115 RSE Hints Implemented . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2:455
11-116 Processor Hardware Sharing Policies . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2:456
11-117 notify_platform Layout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2:460
11-118 vp_env_info – Virtual Environment Information Parameter . . . . . . . . . . . . . . . . . 2:473
11-119 config_options – Global Configuration Options . . . . . . . . . . . . . . . . . . . . . . . 2:479
11-120 PAL Virtualization Services . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2:486
11-121 State Requirements for PSR for PAL Virtualization Services . . . . . . . . . . . . . . . . 2:487
11-122 Virtual Processor Settings in Architectural Resources for PAL_VPS_RESUME_NORMAL and
PAL_VPS_RESUME_HANDLER2:489
11-123 Processor Status Register Settings for Virtual Processor Execution . . . . . . . . . . . . 2:490
11-124 vhpi – Virtual Highest Priority Pending Interrupt . . . . . . . . . . . . . . . . . . . . . . . 2:495
Part II: System Programmer's Guide
®
2-1 Intel Itanium
2-2 Acquire and Release Semantics Order Intel
2-3 Loads May Pass Stores to Different Locations . . . . . . . . . . . . . . . . . . . . . . . 2:514
2-4 Loads May Not Pass Stores in the Presence of a Memory Fence . . . . . . . . . . . . . 2:514
234
®
Architecture Provides a Relaxed Ordering Model . . . . . . . . . . . . . 2:512
® ®
Itanium Memory Operations . . . . . . . . 2:513
® ®
Intel Itanium Architecture Software Developer's Manual, Rev. 2.3