Table B-2. Reg Format Instruction Encodings - Intel i960 Jx Developer's Manual

OPCODES AND EXECUTION TIMES

Table B-2. REG Format Instruction Encodings

58:0 notbit 1
58:1 and 1
andnot
58:2 1
58:3 setbit 1
58:4 notand 1
58:6 xor 1
58:7 or 1
58:8 nor 1
xnor
58:9 1
58:A not 1
58:B ornot 1
58:C clrbit 1
58:D notor 1
58:E nand 1
alterbit
58:F 1
59:0 addo 1
59:1 addi 1
59:2 subo 1
59:3 1
subi
59:4 cmpob 1
cmpib
59:5 1
59:6 cmpos 1
59:7 cmpis 1
59:8 shro 1
59:A 6
shrdi
59:B shri 1
shlo
59:C 1
59:D rotate 1
59:E shli 1
5A:0 cmpo 1
5A:1 1
cmpi
1. Execution time based on function performed by instruction.
B-2
31....... 24 23 ..19 18 . 14
0101 1000 dst src
0101 1000 dst src2
dst src2
0101 1000
0101 1000 dst src
dst src2
0101 1000
0101 1000 dst src2
0101 1000 dst src2
0101 1000 dst src2
dst src2
0101 1000
0101 1000 dst
dst src2
0101 1000
0101 1000 dst src
0101 1000 dst src2
0101 1000 dst src2
0101 1000 dst src
0101 1001 dst src2
dst src2
0101 1001
0101 1001 dst src2
0101 1001 dst src2
0101 1001 src2
0101 1001 src2
0101 1001 src2
src2
0101 1001
0101 1001 dst src
0101 1001 dst src
0101 1001 dst src
0101 1001 dst src
0101 1001 dst src
dst src
0101 1001
0101 1010 src2
0101 1010 src2
(Sheet 1 of 4)
13 12 11 6
10 ... 7
M3 M2 M1 0000 S2
M3 M2 M1 0001 S2
M3 M2 M1 0010 S2
M3 M2 M1 0011 S2
M3 M2 M1 0100 S2
M3 M2 M1 0110 S2
M3 M2 M1 0111 S2
M3 M2 M1 1000 S2
M3 M2 M1 1001 S2
M3 M2 M1 1010 S2
M3 M2 M1 1011 S2
M3 M2 M1 1100 S2
M3 M2 M1 1101 S2
M3 M2 M1 1110 S2
M3 M2 M1 1111 S2
M3 M2 M1 0000 S2
M3 M2 M1 0001 S2
M3 M2 M1 0010 S2
M3 M2 M1 0011 S2
M3 M2 M1 0100 S2
M3 M2 M1 0101 S2
M3 M2 M1 0110 S2
M3 M2 M1 0111 S2
M3 M2 M1 1000 S2
M3 M2 M1 1010 S2
M3 M2 M1 1011 S2
M3 M2 M1 1100 S2
M3 M2 M1 1101 S2
M3 M2 M1 1110 S2
M3 M2 M1 0000 S2
M3 M2 M1 0001 S2
5
4 ... 0
S1 bitpos
S1 src1
src1
S1
S1 bitpos
src1
S1
S1 src1
S1 src1
S1 src1
src1
S1
S1 src
src1
S1
S1 bitpos
S1 src1
S1 src1
S1 bitpos
S1 src1
src1
S1
S1 src1
S1 src1
S1 src1
S1 src1
S1 src1
src1
S1
S1 len
S1 len
S1 len
S1 len
S1 len
len
S1
S1 src1
S1 src1