Sdram Initialization; Table 13-3. Synchronous Memory Address Decoding; Table 13-4. General Sdram Initialization Sequence - Cirrus Logic EP93 Series User Manual

SDRAM, SyncROM, and SyncFLASH Controller
EP93xx User's Guide
the synchronous memory map. Refer to
SROMLL=1 and SROMLL=0. bit can be used to reduce the number of memory segments
and it is
Address
Sync
Pins
13
Device
Muxing
Row and
SDRAM
Bank
16 bit
data
Column
Row and
SDRAM
Bank
32 bit
data
Column
SFLASH Row and
2K Page Bank
Mode,
32 bit
Column
data
Row and
SROM
Bank
512, 32
bit data
Column
SROM Row and
look Bank
alike, 16
Column
bit data
SROM Row and
look Bank
alike, 32
Column
bit data

13.4 SDRAM Initialization

Following power on, each SDRAM device must be initialized before it can be used.
4 shows a general initialization sequence (refer to the SDRAM device's data sheet to ensure
compatibility).
13-4

Table 13-3. Synchronous Memory Address Decoding

Bank
Address
Pins
AD AD AD AD
15 14 13
A27 A26 A22 A21
A27 A26 -
A27 A26 A23 A22
A27 A26 -
A27 A26 A24 A23
A27 A26 -
A27 A26 A22 A21
A27 A26 -
A22 A21 A27 A26
A22 A21 -
A23 A22 A27 A26
A23 A22 -
1. "AP" means Auto Precharge -- see SDRAM device's data sheet

Table 13-4. General SDRAM Initialization Sequence

Step Action
Wait 100 μ s
1
Table 13-11
AD AD AD AD
12 11 10 9 8
A20 A19 A18 A17
1
- - A25 A24
AP
A21 A20 A19 A18
1
- - A25 A24
AP
A22 A21 A20 A19
1
- - A25 A10
AP
A20 A19 A18 A17
- - - A25 A24
A20 A19 A18 A17
1
- - A25 A24
AP
A21 A20 A19 A18
1
- - A25 A24
AP
Copyright 2007 Cirrus Logic
to compare the memory space with
Address Pins
AD AD AD AD AD
7 6 5 4
A16 A15 A14 A13 A12
A8 A7 A6 A5 A4
A17 A16 A15 A14 A13
A9 A8 A7 A6 A5
A18 A17 A16 A15 A14
A9 A8 A7 A6 A5
A16 A15 A14 A13 A12
A23 A8 A7 A6 A5
A16 A15 A14 A13 A12
A8 A7 A6 A5 A4
A17 A16 A15 A14 A13
A9 A8 A7 A6 A5
Reason
To allow SDRAM power and clocks to
stabilize
AD AD AD
3 2 1 0
A11 A10 A9
A3 A2 A1
A12 A11 A10
A4 A3 A2
A13 A12 A11
A4 A3 A2
A11 A10 A9
A4 A3 A2
A11 A10 A9
A3 A2 A1
A12 A11 A10
A4 A3 A2
Table 13-
DS785UM1