Table Of Contents; Peripherals Independent Clock Configuration Register - ST STM32G0 1 Series Reference Manual

Contents
Contents
1 Documentation conventions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
1.1 General information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
1.2 List of abbreviations for registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
1.3 Glossary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
1.4 Availability of peripherals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
2 Memory and bus architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
2.1 System architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
2.2 Memory organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
2.2.1
2.2.2
2.3 Embedded SRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
2.4 Flash memory overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
2.5 Boot configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
3 Embedded Flash memory (FLASH) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
3.1 FLASH Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
3.2 FLASH main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
3.3 FLASH functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
3.3.1
3.3.2
3.3.3
3.3.4
3.3.5
3.3.6
3.3.7
3.3.8
3.3.9
3.4 FLASH option bytes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
3.4.1
3.4.2
3.5 FLASH memory protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
3.5.1
2/1390
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
Memory map and register boundary addresses . . . . . . . . . . . . . . . . . . 59
FLASH memory organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
FLASH empty check . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
FLASH error code correction (ECC) . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
FLASH read access latency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
FLASH memory acceleration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
FLASH program and erase operations . . . . . . . . . . . . . . . . . . . . . . . . . 74
FLASH Main memory erase sequences . . . . . . . . . . . . . . . . . . . . . . . . 74
FLASH Main memory programming sequences . . . . . . . . . . . . . . . . . . 76
Read-while-write (RWW) function . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
FLASH option byte description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
FLASH option byte programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
FLASH read protection (RDP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
RM0444 Rev 5
RM0444