Intel ITANIUM ARCHITECTURE - SOFTWARE DEVELOPERS MANUAL VOLUME 1 REV 2.3 Manual page 1226

Table 4-36.
Opcode
Bits
40:37
7
Table 4-37.
Opcode
Bits
40:37
6
Volume 3: Instruction Formats
Floating-point Load/Store/Lfetch +Imm Opcode Extensions
Bits
35:32
0
0 ldfe M8
1 ldfe.s M8
2 ldfe.a M8
3 ldfe.sa M8
4
5
6
7
8 ldfe.c.clr M8
9 ldfe.c.nc M8
A
B lfetch M22
C stfe M10
D
E
F
Floating-point Load Pair/Set FR Opcode Extensions
m x
Bit Bit
Bits
36 27
35:32
0
0
1
2
3
4
5
6
7 setf.sig
0 1
8
9
A
B
C
D
E
F
x
6
Bits 31:30
1
ldf8 M8
ldf8.s M8
ldf8.a M8
ldf8.sa M8
ldf8.c.clr M8
ldf8.c.nc M8
lfetch.excl M22 lfetch.fault
stf8 M10
x
6
Bits 31:30
1
ldfp8 M11
ldfp8.s M11
ldfp8.a M11
ldfp8.sa M11
M18 setf.exp M18
ldfp8.c.clr M11
ldfp8.c.nc M11
2
ldfs M8 ldfd
ldfs.s M8 ldfd.s
ldfs.a M8 ldfd.a
ldfs.sa M8 ldfd.sa
ldf.fill
ldfs.c.clr M8 ldfd.c.clr
ldfs.c.nc M8 ldfd.c.nc
M22 lfetch.fault.excl
stfs M10 stfd
stf.spill
2
ldfps M11 ldfpd
ldfps.s M11 ldfpd.s
ldfps.a M11 ldfpd.a
ldfps.sa M11 ldfpd.sa
setf.s M18 setf.d
ldfps.c.clr M11 ldfpd.c.clr
ldfps.c.nc M11 ldfpd.c.nc
3
M8
M8
M8
M8
M8
M8
M8
M22
M10
M10
3
M11
M11
M11
M11
M18
M11
M11
3:327