Intel ITANIUM ARCHITECTURE - SOFTWARE DEVELOPERS MANUAL VOLUME 1 REV 2.3 Manual page 1223

opcode extensions are summarized in
page 3:326, and
opcode extensions in
Table 4-30.
Opcode
Bits
40:37
4
Table 4-31.
Opcode
Bits
40:37
4
3:324
Table 4-36 on page
Table 4-37 on page 3:327
Integer Load/Store Opcode Extensions
m x
Bit Bit
Bits
36 27
35:32
0
0 ld1 M2
1 ld1.s M2
2 ld1.a M2
3 ld1.sa
4 ld1.bias
5 ld1.acq
6
7
0 0
8 ld1.c.clr
9 ld1.c.nc
A ld1.c.clr.acq
B
C st1 M6
D st1.rel
E
F
Integer Load +Reg Opcode Extensions
m x
Bit Bit
Bits
36 27
35:32
0
0 ld1 M2
1 ld1.s M2
2 ld1.a M2
3 ld1.sa
4 ld1.bias
5 ld1.acq
6
7
1 0
8 ld1.c.clr
9 ld1.c.nc
A ld1.c.clr.acq
B
C
D
E
F
Table 4-34 on page
3:327, the floating-point load pair and set FR
and Table 4-38 on page
x
6
Bits 31:30
1
ld2 M2
ld2.s M2
ld2.a M2
M2 ld2.sa M2
M2 ld2.bias M2
M2 ld2.acq M2
M2 ld2.c.clr M2
M2 ld2.c.nc M2
M2 ld2.c.clr.acq M2
st2 M6
M6 st2.rel M6
x
6
Bits 31:30
1
ld2 M2
ld2.s M2
ld2.a M2
M2 ld2.sa M2
M2 ld2.bias M2
M2 ld2.acq M2
M2 ld2.c.clr M2
M2 ld2.c.nc M2
M2 ld2.c.clr.acq M2
3:326, Table 4-35 on
3:328.
2
ld4 M2 ld8
ld4.s M2 ld8.s
ld4.a M2 ld8.a
ld4.sa M2 ld8.sa
ld4.bias M2 ld8.bias
ld4.acq M2 ld8.acq
ld8.fill
ld4.c.clr M2 ld8.c.clr
ld4.c.nc M2 ld8.c.nc
ld4.c.clr.acq M2 ld8.c.clr.acq
st4 M6 st8
st4.rel M6 st8.rel
st8.spill
2
ld4 M2 ld8
ld4.s M2 ld8.s
ld4.a M2 ld8.a
ld4.sa M2 ld8.sa
ld4.bias M2 ld8.bias
ld4.acq M2 ld8.acq
ld8.fill
ld4.c.clr M2 ld8.c.clr
ld4.c.nc M2 ld8.c.nc
ld4.c.clr.acq M2 ld8.c.clr.acq
Volume 3: Instruction Formats
3
M2
M2
M2
M2
M2
M2
M2
M2
M2
M2
M6
M6
M6
3
M2
M2
M2
M2
M2
M2
M2
M2
M2
M2