ST STM32F40 Series Reference Manual page 31

Contents
32.6.4
32.6.5
32.6.6
32.6.7
32.6.8
32.6.9
33 Debug support (DBG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1375
33.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1375
33.2 Reference ARM documentation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1376
33.3 SWJ debug port (serial wire and JTAG) . . . . . . . . . . . . . . . . . . . . . . . . 1376
33.3.1
33.4 Pinout and debug port pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1377
33.4.1
33.4.2
33.4.3
33.4.4
33.5 STM32F4xx JTAG TAP connection . . . . . . . . . . . . . . . . . . . . . . . . . . . 1380
33.6 ID codes and locking mechanism . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1382
33.6.1
33.6.2
33.6.3
33.6.4
33.7 JTAG debug port . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1383
33.8 SW debug port . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1385
33.8.1
33.8.2
33.8.3
33.8.4
33.8.5
33.8.6
33.9 AHB-AP (AHB access port) - valid for both JTAG-DP
and SW-DP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1389
33.10 Core debug . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1390
33.11 Capability of the debugger host to connect under system reset . . . . . 1391
33.12 FPB (Flash patch breakpoint) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1391
31/1422
NAND Flash operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1361
NAND Flash pre-wait functionality . . . . . . . . . . . . . . . . . . . . . . . . . . . 1362
Error correction code computation ECC (NAND Flash) . . . . . . . . . . . 1363
PC Card/CompactFlash operations . . . . . . . . . . . . . . . . . . . . . . . . . . 1363
NAND Flash/PC Card control registers . . . . . . . . . . . . . . . . . . . . . . . 1366
FSMC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1373
Mechanism to select the JTAG-DP or the SW-DP . . . . . . . . . . . . . . . 1377
SWJ debug port pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1378
Flexible SWJ-DP pin assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1378
Internal pull-up and pull-down on JTAG pins . . . . . . . . . . . . . . . . . . . 1379
Using serial wire and releasing the unused debug pins as GPIOs . . 1380
MCU device ID code . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1382
Boundary scan TAP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1382
Cortex™-M4F TAP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1382
Cortex™-M4F JEDEC-106 ID code . . . . . . . . . . . . . . . . . . . . . . . . . . 1383
SW protocol introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1385
SW protocol sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1385
SW-DP state machine (reset, idle states, ID code) . . . . . . . . . . . . . . 1386
DP and AP read/write accesses . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1387
SW-DP registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1387
SW-AP registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1388
Doc ID 018909 Rev 4
RM0090