ST STM32F40 Series Reference Manual page 6

RM0090
6.3.25
6.3.26
6.3.27
6.3.28
6.3.29
6.3.30
6.3.31
6.3.32
7 General-purpose I/Os (GPIO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 185
7.1 GPIO introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 185
7.2 GPIO main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 185
7.3 GPIO functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 185
7.3.1
7.3.2
7.3.3
7.3.4
7.3.5
7.3.6
7.3.7
7.3.8
7.3.9
7.3.10
7.3.11
7.3.12
7.3.13
7.3.14
7.3.15
7.4 GPIO registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 198
7.4.1
7.4.2
7.4.3
RCC APB2 peripheral clock enabled in low power mode
register for STM32F405xx/07xx and STM32F415xx/17xx for
STM32F405xx/07xx and STM32F415xx/17xx(RCC_APB2LPENR) . . 171
RCC APB2 peripheral clock enabled in low power mode register
for STM32F42xxx and STM32F43xxx (RCC_APB2LPENR) . . . . . . . . 173
RCC Backup domain control register (RCC_BDCR) . . . . . . . . . . . . . . 175
RCC clock control & status register (RCC_CSR) . . . . . . . . . . . . . . . . 176
RCC spread spectrum clock generation register (RCC_SSCGR) . . . . 178
RCC PLLI2S configuration register (RCC_PLLI2SCFGR) . . . . . . . . . 179
RCC Dedicated Clocks Configuration Register (RCC_DCKCFGR) . . 180
RCC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 181
General-purpose I/O (GPIO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 187
I/O pin multiplexer and mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 188
I/O port control registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 191
I/O port data registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 192
I/O data bitwise handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 192
GPIO locking mechanism . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 192
I/O alternate function input/output . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193
External interrupt/wakeup lines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193
Input configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193
Output configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 194
Alternate function configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195
Analog configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 196
Using the OSC32_IN/OSC32_OUT pins as GPIO PC14/PC15
port pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 196
Using the OSC_IN/OSC_OUT pins as GPIO PH0/PH1 port pins . . . . 196
Selection of RTC_AF1 and RTC_AF2 alternate functions . . . . . . . . . . 197
GPIO port mode register (GPIOx_MODER) (x = A..I) . . . . . . . . . . . . . 198
GPIO port output type register (GPIOx_OTYPER)
(x = A..I) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 199
GPIO port output speed register (GPIOx_OSPEEDR)
(x = A..I/) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 199
Doc ID 018909 Rev 4
Contents
6/1422