ST STM32F40 Series Reference Manual page 27

Contents
29.6 Ethernet functional description: DMA controller operation . . . . . . . . . . . 944
29.6.1
29.6.2
29.6.3
29.6.4
29.6.5
29.6.6
29.6.7
29.6.8
29.6.9
29.7 Ethernet interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 971
29.8 Ethernet register descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 972
29.8.1
29.8.2
29.8.3
29.8.4
29.8.5
30 USB on-the-go full-speed (OTG_FS) . . . . . . . . . . . . . . . . . . . . . . . . . 1021
30.1 OTG_FS introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1021
30.2 OTG_FS main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1022
30.2.1
30.2.2
30.2.3
30.3 OTG_FS functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1024
30.3.1
30.3.2
30.4 OTG dual role device (DRD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1026
30.4.1
30.4.2
30.4.3
30.5 USB peripheral . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1027
30.5.1
30.5.2
30.5.3
30.6 USB host . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1031
27/1422
Initialization of a transfer using DMA . . . . . . . . . . . . . . . . . . . . . . . . . . 945
Host bus burst access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 945
Host data buffer alignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 946
Buffer size calculations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 946
DMA arbiter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 947
Error response to DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 947
Tx DMA configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 947
Rx DMA configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 958
DMA interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 970
MAC register description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 972
MMC register description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 991
IEEE 1588 time stamp registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 996
DMA register description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1003
Ethernet register maps . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1017
General features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1022
Host-mode features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1023
Peripheral-mode features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1023
OTG full-speed core . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1024
Full-speed OTG PHY . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1025
ID line detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1026
HNP dual role device . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1026
SRP dual role device . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1027
SRP-capable peripheral . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1028
Peripheral states . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1028
Peripheral endpoints . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1029
Doc ID 018909 Rev 4
RM0090