ST STM32F40 Series Reference Manual page 8

RM0090
9.3.5
9.3.6
9.3.7
9.3.8
9.3.9
9.3.10
9.3.11
9.3.12
9.3.13
9.3.14
9.3.15
9.3.16
9.3.17
9.3.18
9.4 DMA interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 235
9.5 DMA registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 235
9.5.1
9.5.2
9.5.3
9.5.4
9.5.5
9.5.6
9.5.7
9.5.8
9.5.9
9.5.10
9.5.11
10 Interrupts and events . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 249
10.1 Nested vectored interrupt controller (NVIC) . . . . . . . . . . . . . . . . . . . . . . 249
10.1.1
10.1.2
10.1.3
10.2 External interrupt/event controller (EXTI) . . . . . . . . . . . . . . . . . . . . . . . . 249
10.2.1
10.2.2
10.2.3
DMA streams . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 220
Source, destination and transfer modes . . . . . . . . . . . . . . . . . . . . . . . 220
Pointer incrementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 223
Circular mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 224
Double buffer mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 224
Programmable data width, packing/unpacking, endianess . . . . . . . . . 225
Single and burst transfers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 227
FIFO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 227
DMA transfer completion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 230
DMA transfer suspension . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 231
Flow controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 231
Summary of the possible DMA configurations . . . . . . . . . . . . . . . . . . . 232
Stream configuration procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 233
Error management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 234
DMA low interrupt status register (DMA_LISR) . . . . . . . . . . . . . . . . . . 235
DMA high interrupt status register (DMA_HISR) . . . . . . . . . . . . . . . . . 236
DMA low interrupt flag clear register (DMA_LIFCR) . . . . . . . . . . . . . . 237
DMA high interrupt flag clear register (DMA_HIFCR) . . . . . . . . . . . . . 237
DMA stream x configuration register (DMA_SxCR) (x = 0..7) . . . . . . . 239
DMA stream x number of data register (DMA_SxNDTR) (x = 0..7) . . . 242
DMA stream x peripheral address register (DMA_SxPAR) (x = 0..7) . 242
DMA stream x memory 0 address register (DMA_SxM0AR) (x = 0..7) 243
DMA stream x memory 1 address register (DMA_SxM1AR) (x = 0..7) 243
DMA stream x FIFO control register (DMA_SxFCR) (x = 0..7) . . . . . . 244
DMA register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 245
NVIC features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 249
SysTick calibration value register . . . . . . . . . . . . . . . . . . . . . . . . . . . . 249
Interrupt and exception vectors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 249
EXTI main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 257
EXTI block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 257
Wakeup event management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 257
Doc ID 018909 Rev 4
Contents
8/1422