Silicon Laboratories EFR32xG14 Wireless Gecko Reference Manual page 15

19.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 616
19.3 Functional Description
19.3.1 Frame Format . . . . . . . . . . . . . . . . . . . . . . . . . . 618
19.3.2 Clock Source
19.3.3 Clock Generation . . . . . . . . . . . . . . . . . . . . . . . . . 619
19.3.4 Data Transmission . . . . . . . . . . . . . . . . . . . . . . . . . 619
19.3.5 Data Reception . . . . . . . . . . . . . . . . . . . . . . . . . . 621
19.3.6 Loopback . . . . . . . . . . . . . . . . . . . . . . . . . . . . 624
19.3.7 Half Duplex Communication
19.3.8 Transmission Delay
19.3.9 PRS RX Input . . . . . . . . . . . . . . . . . . . . . . . . . . 626
19.3.10 DMA Support . . . . . . . . . . . . . . . . . . . . . . . . . . 626
19.3.11 Pulse Generator/ Pulse Extender
19.3.12 Register Access . . . . . . . . . . . . . . . . . . . . . . . . . 627
19.4 Register Map. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 628
19.5 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . 629
19.5.1 LEUARTn_CTRL - Control Register (Async Reg) . . . . . . . . . . . . . . 629
19.5.2 LEUARTn_CMD - Command Register (Async Reg)
19.5.3 LEUARTn_STATUS - Status Register . . . . . . . . . . . . . . . . . . 633
19.5.4 LEUARTn_CLKDIV - Clock Control Register (Async Reg) . . . . . . . . . . . 634
19.5.5 LEUARTn_STARTFRAME - Start Frame Register (Async Reg)
19.5.6 LEUARTn_SIGFRAME - Signal Frame Register (Async Reg) . . . . . . . . . . 635
19.5.7 LEUARTn_RXDATAX - Receive Buffer Data Extended Register (Actionable Reads)
19.5.8 LEUARTn_RXDATA - Receive Buffer Data Register (Actionable Reads)
19.5.9 LEUARTn_RXDATAXP - Receive Buffer Data Extended Peek Register
19.5.10 LEUARTn_TXDATAX - Transmit Buffer Data Extended Register (Async Reg) . . . . 637
19.5.11 LEUARTn_TXDATA - Transmit Buffer Data Register (Async Reg) . . . . . . . . 638
19.5.12 LEUARTn_IF - Interrupt Flag Register
19.5.13 LEUARTn_IFS - Interrupt Flag Set Register
19.5.14 LEUARTn_IFC - Interrupt Flag Clear Register . . . . . . . . . . . . . . . 641
19.5.15 LEUARTn_IEN - Interrupt Enable Register . . . . . . . . . . . . . . . . 642
19.5.16 LEUARTn_PULSECTRL - Pulse Control Register (Async Reg) . . . . . . . . . 643
19.5.17 LEUARTn_FREEZE - Freeze Register . . . . . . . . . . . . . . . . . 644
19.5.18 LEUARTn_SYNCBUSY - Synchronization Busy Register . . . . . . . . . . . 645
19.5.19 LEUARTn_ROUTEPEN - I/O Routing Pin Enable Register
19.5.20 LEUARTn_ROUTELOC0 - I/O Routing Location Register . . . . . . . . . . . 647
19.5.21 LEUARTn_INPUT - LEUART Input Register
20. TIMER/WTIMER - Timer/Counter . . . . . . . . . . . . . . . . . . . . . . . 651
20.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 651
20.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 652
20.3 Functional Description
20.3.1 Counter Modes . . . . . . . . . . . . . . . . . . . . . . . . . . 653
20.3.2 Compare/Capture Channels
20.3.3 Dead-Time Insertion Unit. . . . . . . . . . . . . . . . . . . . . . . 669
20.3.4 Debug Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . 673
20.3.5 Interrupts, DMA and PRS Output . . . . . . . . . . . . . . . . . . . . 673
silabs.com | Building a more connected world.
. . . . . . . . . . . . . . . . . . . . . . . . . 617
. . . . . . . . . . . . . . . . . . . . . . . . . . 618
. . . . . . . . . . . . . . . . . . . . . 624
. . . . . . . . . . . . . . . . . . . . . . . . 625
. . . . . . . . . . . . . . . . . . . 627
. . . . . . . . . . . . . . . . . . . . . . . . . 653
. . . . . . . . . . . . . . . . . . . . . 659
. . . . . . . . . . . . . 632
. . . . . . . . . 634
. . . . . . . . . . . . . . . . . 639
. . . . . . . . . . . . . . . 640
. . . . . . . . . . 646
. . . . . . . . . . . . . . . 650
. . 635
. . . . . . 636
. . . . . . 636
Rev. 1.1 | 15