Dmac Timing - Hitachi SH7032 Hardware Manual

A21–A0
HBS, LBS
WRH, WRL,
WR (Write)
DACK0
DACK1
(Write)
Figure 20.33 DMA Single Transfer/One-State Access Write

(4) DMAC Timing

Table 20.8 DMAC Timing
Case A: V = 3.0 to 5.5 V, AV
CC
V = AV
SS SS
Case B: V = 5.0 V ±10%, AV
CC
V = AV
SS SS
Note: * Regular-specification products; for wide-temperature-range products, Ta = –40 to +85°C
Item
DREQ0, DREQ1 setup time
DREQ0, DREQ1 hold time
DREQ0, DREQ1 Pulse width
CK
t
AD
t
CSD1
CSn
= 3.0 to 5.5 V, AV
CC
= 0 V, Ta = –20 to +75°C *
= 5.0 V ±10%, AV
CC
= 0 V, Ta = –20 to +75°C *
Symbol Min
t
DRQS
t
DRQH
t
DRQW
T
1
t
WSD1
t
DACD1
= V
CC CC
= V
CC CC
Case A
12.5 MHz
Max Min
80 — 27
30 — 30
1.5 — 1.5
t
CSD2
t
WSD4
t
DACD2
±10%, AV = 3.0 V to AV
ref
±10%, AV = 4.5 V to AV
ref
Case B
20 MHz
Max Unit
— ns
— ns
— t
cyc
,
CC
,
CC
Figure
20.34
20.35
507