Texas Instruments OMAP5912 Reference Manual page 1631

Introduction to McBSPs
Figure 2. Conceptual Block Diagram of the McBSP
DR
Á Á Á Á
Á Á Á Á Á Á Á Á
DX
Á Á Á Á
Pins
CLKX
CLKR
FSX
FSR
CLKS
20 Multichannel Buffered Serial Ports (McBSPs)
RSR[1,2] RBR[1,2] RBR[1,2]
Á Á Á Á
Á Á Á Á
XSR[1,2]
Registers for data, clock,
and frame-synchronization
control and monitoring
Registers for multichannel
control and monitoring
Data is communicated to devices interfaced with the McBSP via the data
transmit (DX) pin for transmission and via the data receive (DR) pin for
reception. Control information in the form of clocking and frame
synchronization is communicated via the following pins: CLKX (transmit
clock), CLKR (receive clock), FSX (transmit frame synchronization), and FSR
(receive frame synchronization).
McBSP
Compand
DRR[1,2] DRR[1,2]
Á Á Á Á Á Á Á Á
Expand
Á Á Á Á Á Á Á Á Á Á Á Á
Compress
DXR[1,2]
Á Á Á Á Á Á Á Á
Á Á Á Á
2 SPCRs
Á Á Á Á
Á Á Á Á
2 RCRs
Á Á Á Á Á Á Á Á
2 XCRs
Á Á Á Á
2 SRGRs
Á Á Á Á
Á Á Á Á
PCR
Á Á Á Á
Á Á Á Á
2 MCRs
Á Á Á Á Á Á Á Á
8 RCERs
Á Á Á Á
8 XCERs
RCV_OVFL_IT
REVT
XEVT
REVTA
XEVTA
16-Bit
peripheral
bus
RINT
Interrupts
XINT
to CPU
Synchronization
events to
DMA controller
SPRU762B