Texas Instruments OMAP5912 Reference Manual page 1663

McBSP Exception/Error Conditions
Figure 25. Possible Responses to Receive Frame-Synchronization Pulses
52 Multichannel Buffered Serial Ports (McBSPs)
Á Á Á Á Á Á Á
Receive frame-sync
Á Á Á Á Á Á Á
pulse occurs.
Á Á Á Á Á Á Á
Á Á Á Á Á Á Á
Á Á Á Á Á Á Á
Unexpected
Á Á Á Á Á Á Á frame-sync
pulse
Á Á Á Á Á Á Á
Á Á Á Á Á Á Á
RFIG=1
Á Á Á Á Á Á Á
Case 1:
With frame ignore,
Á Á Á Á Á Á Á
ignore frame pulse.
Á Á Á Á Á Á Á
Receiver continues
running.
Á Á Á Á Á Á Á
Any one of three cases can occur:
Case 1: Unexpected internal FSR pulses with RFIG = 1 in RCR2. Receive
-
frame-synchronization pulses are ignored, and the reception continues.
Case 2: Normal serial port reception. Reception continues normally
-
because the frame-synchronization pulse is not unexpected. There are
three possible reasons why a receive operation might not be in progress
when the pulse occurs:
The FSR pulse is the first after the receiver is enabled (RRST = 1 in
J
SPCR1).
The FSR pulse is the first after DRR[1,2] is read, clearing a receiver full
J
(RFULL = 1 in SPCR1) condition.
The serial port is in the interpacket intervals. The programmed data
J
delay for reception (programmed with the RDATDLY bits in RCR2)
may start during these interpacket intervals for the first bit of the next
word to be received. Thus, at maximum frame frequency, frame
synchronization can still be received 0 to 2 clock cycles before the first
bit of the synchronized frame.
Á Á Á Á Á Á Á Á
No
Á Á Á Á Á Á Á Á
Start receiving data.
Á Á Á Á Á Á Á Á
?
Yes
Á Á Á Á Á Á Á Á
Without frame ignore,
Á Á Á Á Á Á Á Á
No
Á Á Á Á Á Á Á Á
?
Start next reception
Á Á Á Á Á Á Á Á
Previous word is lost.
Á Á Á Á Á Á Á Á
Yes
Case 2:
Normal reception.
Case 3:
abort reception.
Set RSYNCERR.
immediately.
SPRU762B