Texas Instruments OMAP5912 Reference Manual page 1642

2.4.2 Single-Phase Frame Example
Figure 10. Single-Phase Frame for a McBSP Data Transfer
CLK(R/X)
FS(R/X)
A1
D(R/X)
2.4.3 Dual-Phase Frame Example
Figure 11. Dual-Phase Frame for a McBSP Data Transfer
Á Á Á Á Á Á Á Á Á Á Á Á
CLK(R/X)
FS(R/X)
Á
D(R/X)
SPRU762B
Figure 10 shows an example of a single-phase data frame containing one 8-bit
word. Because the transfer is configured for one data bit delay, the data on the
DX and DR pins are available one clock cycle after FS(R/X) goes active. The
figure makes the following assumptions:
(R/X)PHASE = 0: Single-phase frame
-
(R/X)FRLEN1 = 0b: 1 word per frame
-
(R/X)WDLEN1 = 000b: 8-bit word length
-
(R/X)FRLEN2 and (R/X)WDLEN2 are ignored
-
CLK(X/R)P = 0: Receive data clocked on falling edge; transmit data
-
clocked on rising edge
FS(R/X)P = 0: Active-high frame-synchronization signals
-
(R/X)DATDLY = 01b: 1-bit data delay
-
A0 B7 B6
Á Á Á
Figure 11 shows an example of a frame where the first phase consists of two
words of 12 bits each, followed by a second phase of three words of 8 bits
each. The entire bit stream in the frame is contiguous. There are no gaps either
between words or between phases.
Phase 1
Phase 1
Word 1
Word 2
Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á
B5 B4 B3 B2 B1 B0
Á
Phase 2
Word 1
Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á
Multichannel Buffered Serial Ports (McBSPs)
McBSP Operation
C7 C6 C5
Á
Phase 2
Phase 2
Word 3
Word 2
Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á
Á
31