ST STM32WL55JC Reference Manual page 38

Contents
37.8 I2S interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1303
37.9 SPI and I2S registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1304
37.9.1
37.9.2
37.9.3
37.9.4
37.9.5
37.9.6
37.9.7
37.9.8
37.9.9
37.9.10 SPI/I2S register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1315
38 Debug support (DBG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1316
38.1 DBG introduction and main features . . . . . . . . . . . . . . . . . . . . . . . . . . 1316
38.2 DBG use cases . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1317
38.3 DBG functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1317
38.3.1
38.3.2
38.3.3
38.3.4
38.3.5
38.3.6
38.3.7
38.3.8
38.3.9
38.4 Debug port (DP) registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1324
38.4.1
38.4.2
38.4.3
38.4.4
38.4.5
38.4.6
38.4.7
38.4.8
38.4.9
38/1454
SPI control register 1 (SPIx_CR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . 1304
SPI control register 2 (SPIx_CR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . 1306
SPI status register (SPIx_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1308
SPI data register (SPIx_DR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1310
SPI CRC polynomial register (SPIx_CRCPR) . . . . . . . . . . . . . . . . . . 1310
SPI Rx CRC register (SPIx_RXCRCR) . . . . . . . . . . . . . . . . . . . . . . . 1310
SPI Tx CRC register (SPIx_TXCRCR) . . . . . . . . . . . . . . . . . . . . . . . 1311
SPIx_I2S configuration register (SPIx_I2SCFGR) . . . . . . . . . . . . . . . 1311
SPIx_I2S prescaler register (SPIx_I2SPR) . . . . . . . . . . . . . . . . . . . . 1313
DBG block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1317
DBG pins and internal signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1318
DBG interface control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1318
DBG reset and clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1319
DBG power domains . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1319
DBG low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1319
Serial-wire and JTAG debug port . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1319
JTAG debug port . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1320
Serial-wire debug port . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1323
DP identification register (DP_DPIDR) . . . . . . . . . . . . . . . . . . . . . . . 1326
DP abort register (DP_ABORTR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 1326
DP control and status register (DP_CTRLSTATR) . . . . . . . . . . . . . . 1327
DP data link control register (DP_DLCR) . . . . . . . . . . . . . . . . . . . . . . 1329
DP target identification register (DP_TARGETIDR) . . . . . . . . . . . . . . 1330
DP data link protocol identification register (DP_DLPIDR) . . . . . . . . 1330
DP resend register (DP_RESENDR) . . . . . . . . . . . . . . . . . . . . . . . . . 1331
DP access port select register (DP_SELECTR) . . . . . . . . . . . . . . . . 1331
DP read buffer register (DP_BUFFR) . . . . . . . . . . . . . . . . . . . . . . . . 1332
RM0453 Rev 2
RM0453