ST STM32WL55JC Reference Manual page 27

RM0453
26.1 TIM2 introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 823
26.2 TIM2 main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 823
26.3 TIM2 functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 825
26.3.1
26.3.2
26.3.3
26.3.4
26.3.5
26.3.6
26.3.7
26.3.8
26.3.9
26.3.10 Asymmetric PWM mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 850
26.3.11 Combined PWM mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 850
26.3.12 Clearing the OCxREF signal on an external event . . . . . . . . . . . . . . . 851
26.3.13 One-pulse mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 853
26.3.14 Retriggerable one pulse mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 854
26.3.15 Encoder interface mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 855
26.3.16 UIF bit remapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 857
26.3.17 Timer input XOR function . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 857
26.3.18 Timers and external trigger synchronization . . . . . . . . . . . . . . . . . . . . 858
26.3.19 Timer synchronization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 861
26.3.20 DMA burst mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 865
26.3.21 Debug mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 866
26.4 TIM2 registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 867
26.4.1
26.4.2
26.4.3
26.4.4
26.4.5
26.4.6
26.4.7
26.4.8
26.4.9
26.4.10 TIM2 capture/compare mode register 2 [alternate] (TIM2_CCMR2) . . 882
26.4.11 TIM2 capture/compare enable register
Time-base unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 825
Counter modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 827
Clock selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 837
Capture/Compare channels . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 841
Input capture mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 843
PWM input mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 844
Forced output mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 845
Output compare mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 845
PWM mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 846
TIM2 control register 1 (TIM2_CR1) . . . . . . . . . . . . . . . . . . . . . . . . . . 867
TIM2 control register 2 (TIM2_CR2) . . . . . . . . . . . . . . . . . . . . . . . . . . 868
TIM2 slave mode control register (TIM2_SMCR) . . . . . . . . . . . . . . . . 870
TIM2 DMA/Interrupt enable register (TIM2_DIER) . . . . . . . . . . . . . . . 873
TIM2 status register (TIM2_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 874
TIM2 event generation register (TIM2_EGR) . . . . . . . . . . . . . . . . . . . 876
TIM2 capture/compare mode register 1 [alternate] (TIM2_CCMR1) . . 877
TIM2 capture/compare mode register 1 [alternate] (TIM2_CCMR1) . . 878
TIM2 capture/compare mode register 2 [alternate] (TIM2_CCMR2) . . 881
(TIM2_CCER) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 883
RM0453 Rev 2
Contents
27/1454
43