ST STM32WL55JC Reference Manual page 18

Contents
17.3.2
17.3.3
17.4 CRC registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 527
17.4.1
17.4.2
17.4.3
17.4.4
17.4.5
17.4.6
18 Analog-to-digital converter (ADC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 531
18.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 531
18.2 ADC main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 532
18.3 ADC functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 533
18.3.1
18.3.2
18.3.3
18.3.4
18.3.5
18.3.6
18.3.7
18.3.8
18.3.9
18.3.10 Single conversion mode (CONT = 0) . . . . . . . . . . . . . . . . . . . . . . . . . . 543
18.3.11 Continuous conversion mode (CONT = 1) . . . . . . . . . . . . . . . . . . . . . . 543
18.3.12 Starting conversions (ADSTART) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 544
18.3.13 Timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 545
18.3.14 Stopping an ongoing conversion (ADSTP) . . . . . . . . . . . . . . . . . . . . . 546
18.4 Conversion on external trigger and trigger polarity (EXTSEL, EXTEN) . 546
18.4.1
18.4.2
18.4.3
18.4.4
18.4.5
18.4.6
18.5 Data management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 551
18/1454
CRC internal signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 525
CRC operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 525
CRC data register (CRC_DR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 527
CRC independent data register (CRC_IDR) . . . . . . . . . . . . . . . . . . . . 527
CRC control register (CRC_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 528
CRC initial value (CRC_INIT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 529
CRC polynomial (CRC_POL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 529
CRC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 530
ADC pins and internal signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 533
ADC voltage regulator (ADVREGEN) . . . . . . . . . . . . . . . . . . . . . . . . . 534
Calibration (ADCAL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 535
ADC on-off control (ADEN, ADDIS, ADRDY) . . . . . . . . . . . . . . . . . . . . 536
ADC clock (CKMODE, PRESC[3:0]) . . . . . . . . . . . . . . . . . . . . . . . . . . 538
ADC connectivity . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 540
Configuring the ADC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 541
Channel selection (CHSEL, SCANDIR, CHSELRMOD) . . . . . . . . . . . 541
Programmable sampling time (SMPx[2:0]) . . . . . . . . . . . . . . . . . . . . . 542
Discontinuous mode (DISCEN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 547
Programmable resolution (RES) - Fast conversion mode . . . . . . . . . . 547
End of conversion, end of sampling phase (EOC, EOSMP flags) . . . . 548
End of conversion sequence (EOS flag) . . . . . . . . . . . . . . . . . . . . . . . 548
Example timing diagrams (single/continuous modes
hardware/software triggers) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 549
Low frequency trigger mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 551
RM0453 Rev 2
RM0453