ST STM32WL55JC Reference Manual page 19

RM0453
18.5.1
18.5.2
18.5.3
18.5.4
18.5.5
18.6 Low-power features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 554
18.6.1
18.6.2
18.7 Analog window watchdog (AWD1EN, AWD1SGL, AWD1CH,
ADC_AWDxCR, ADC_AWDxTR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 557
18.7.1
18.7.2
18.7.3
18.7.4
18.8 Oversampler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 561
18.8.1
18.8.2
18.8.3
18.9 Temperature sensor and internal reference voltage . . . . . . . . . . . . . . . . 564
18.10 Battery voltage monitoring . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 566
18.11 ADC interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 567
18.12 ADC registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 569
18.12.1 ADC interrupt and status register (ADC_ISR) . . . . . . . . . . . . . . . . . . . 569
18.12.2 ADC interrupt enable register (ADC_IER) . . . . . . . . . . . . . . . . . . . . . . 571
18.12.3 ADC control register (ADC_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 573
18.12.4 ADC configuration register 1 (ADC_CFGR1) . . . . . . . . . . . . . . . . . . . 575
18.12.5 ADC configuration register 2 (ADC_CFGR2) . . . . . . . . . . . . . . . . . . . 579
18.12.6 ADC sampling time register (ADC_SMPR) . . . . . . . . . . . . . . . . . . . . . 580
18.12.7 ADC watchdog threshold register (ADC_AWD1TR) . . . . . . . . . . . . . . 581
18.12.8 ADC watchdog threshold register (ADC_AWD2TR) . . . . . . . . . . . . . . 582
18.12.9 ADC channel selection register [alternate] (ADC_CHSELR) . . . . . . . . 583
18.12.10 ADC channel selection register [alternate] (ADC_CHSELR) . . . . . . . . 584
18.12.11 ADC watchdog threshold register (ADC_AWD3TR) . . . . . . . . . . . . . . 586
18.12.12 ADC data register (ADC_DR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 586
18.12.13 ADC Analog Watchdog 2 Configuration register (ADC_AWD2CR) . . . 587
18.12.14 ADC Analog Watchdog 3 Configuration register (ADC_AWD3CR) . . . 587
Data register and data alignment (ADC_DR, ALIGN) . . . . . . . . . . . . . 551
ADC overrun (OVR, OVRMOD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 551
Managing a sequence of data converted without using the DMA . . . . 553
Managing converted data without using the DMA without overrun . . . 553
Managing converted data using the DMA . . . . . . . . . . . . . . . . . . . . . . 553
Wait mode conversion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 554
Auto-off mode (AUTOFF) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 555
Description of analog watchdog 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 557
Description of analog watchdog 2 and 3 . . . . . . . . . . . . . . . . . . . . . . . 558
ADC_AWDx_OUT output signal generation . . . . . . . . . . . . . . . . . . . . 558
Analog Watchdog threshold control . . . . . . . . . . . . . . . . . . . . . . . . . . . 560
ADC operating modes supported when oversampling . . . . . . . . . . . . 563
Analog watchdog . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 563
Triggered mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 563
RM0453 Rev 2
Contents
19/1454
43