ST STM32F100 Series Reference Manual page 7

RM0041
10.3.5
10.3.6
10.3.7
10.3.8
10.3.9
10.3.10 Discontinuous mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 168
10.4 Calibration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169
10.5 Data alignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170
10.6 Channel-by-channel programmable sample time . . . . . . . . . . . . . . . . . . 171
10.7 Conversion on external trigger . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171
10.8 DMA request . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172
10.9 Temperature sensor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172
10.10 ADC interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174
10.11 ADC registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175
10.11.1 ADC status register (ADC_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175
10.11.2 ADC control register 1 (ADC_CR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . 176
10.11.3 ADC control register 2 (ADC_CR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . 177
10.11.4 ADC sample time register 1 (ADC_SMPR1) . . . . . . . . . . . . . . . . . . . . 180
10.11.5 ADC sample time register 2 (ADC_SMPR2) . . . . . . . . . . . . . . . . . . . . 181
10.11.6 ADC injected channel data offset register x (ADC_JOFRx) (x=1..4) . . 181
10.11.7 ADC watchdog high threshold register (ADC_HTR) . . . . . . . . . . . . . . 182
10.11.8 ADC watchdog low threshold register (ADC_LTR) . . . . . . . . . . . . . . . 182
10.11.9 ADC regular sequence register 1 (ADC_SQR1) . . . . . . . . . . . . . . . . . 183
10.11.10 ADC regular sequence register 2 (ADC_SQR2) . . . . . . . . . . . . . . . . . 184
10.11.11 ADC regular sequence register 3 (ADC_SQR3) . . . . . . . . . . . . . . . . . 185
10.11.12 ADC injected sequence register (ADC_JSQR) . . . . . . . . . . . . . . . . . . 186
10.11.13 ADC injected data register x (ADC_JDRx) (x= 1..4) . . . . . . . . . . . . . . 187
10.11.14 ADC regular data register (ADC_DR) . . . . . . . . . . . . . . . . . . . . . . . . . 187
10.11.15 ADC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 188
11 Digital-to-analog converter (DAC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 190
11.1 DAC introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 190
11.2 DAC main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 190
11.3 DAC functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 192
11.3.1
11.3.2
Continuous conversion mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 165
Timing diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 165
Analog watchdog . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166
Scan mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 167
Injected channel management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 167
DAC channel enable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 192
DAC output buffer enable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 192
RM0041 Rev 6
Contents
7/709
21