ST STM32F100 Series Reference Manual page 20

Contents
25.3.1
25.4 Pinout and debug port pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 672
25.4.1
25.4.2
25.4.3
25.4.4
25.5 STM32F100xx JTAG TAP connection . . . . . . . . . . . . . . . . . . . . . . . . . . 675
25.6 ID codes and locking mechanism . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 677
25.6.1
25.6.2
25.6.3
25.6.4
25.7 JTAG debug port . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 678
25.8 SW debug port . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 680
25.8.1
25.8.2
25.8.3
25.8.4
25.8.5
25.8.6
25.9 AHB-AP (AHB access port) - valid for both JTAG-DP
and SW-DP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 683
25.10 Core debug . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 684
25.11 Capability of the debugger host to connect under system reset . . . . . . 685
25.12 FPB (Flash patch breakpoint) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 685
25.13 DWT (data watchpoint trigger) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 686
25.14 ITM (instrumentation trace macrocell) . . . . . . . . . . . . . . . . . . . . . . . . . . 686
25.14.1 General description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 686
25.14.2 Time stamp packets, synchronization and overflow packets . . . . . . . . 686
25.15 MCU debug component (DBGMCU) . . . . . . . . . . . . . . . . . . . . . . . . . . . 688
25.15.1 Debug support for low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . . 688
25.15.2 Debug support for timers, watchdog and I
25.15.3 Debug MCU configuration register . . . . . . . . . . . . . . . . . . . . . . . . . . . 689
25.16 TPIU (trace port interface unit) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 691
25.16.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 691
25.16.2 TRACE pin assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 693
20/709
Mechanism to select the JTAG-DP or the SW-DP . . . . . . . . . . . . . . . . 672
SWJ debug port pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 672
Flexible SWJ-DP pin assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 672
Internal pull-up and pull-down on JTAG pins . . . . . . . . . . . . . . . . . . . . 673
Using serial wire and releasing the unused debug pins as GPIOs . . . 675
MCU device ID code . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 677
Boundary scan TAP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 678
®
Cortex -M3 TAP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 678
®
Cortex -M3 JEDEC-106 ID code . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 678
SW protocol introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 680
SW protocol sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 680
SW-DP state machine (reset, idle states, ID code) . . . . . . . . . . . . . . . 681
DP and AP read/write accesses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 681
SW-DP registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 682
SW-AP registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 682
RM0041 Rev 6
2
C . . . . . . . . . . . . . . . . . . . . 688
RM0041