ST STM32F412 Reference Manual page 9

RM0402
11.5 External device address mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 249
11.5.1
11.6 NOR Flash/PSRAM controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 250
11.6.1
11.6.2
11.6.3
11.6.4
11.6.5
11.6.6
11.6.7
12 Quad-SPI interface (QUADSPI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 288
12.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 288
12.2 QUADSPI main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 288
12.3 QUADSPI functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 288
12.3.1
12.3.2
12.3.3
12.3.4
12.3.5
12.3.6
12.3.7
12.3.8
12.3.9
12.3.10 QUADSPI configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 297
12.3.11 QUADSPI usage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 298
12.3.12 Sending the instruction only once . . . . . . . . . . . . . . . . . . . . . . . . . . . . 300
12.3.13 QUADSPI error management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 300
12.3.14 QUADSPI busy bit and abort functionality . . . . . . . . . . . . . . . . . . . . . . 300
12.3.15 nCS behavior . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 301
12.4 QUADSPI interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 302
12.5 QUADSPI registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 304
12.5.1
12.5.2
12.5.3
12.5.4
NOR/PSRAM address mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 249
External memory interface signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . 251
Supported memories and transactions . . . . . . . . . . . . . . . . . . . . . . . . 253
General timing rules . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 255
NOR Flash/PSRAM controller asynchronous transactions . . . . . . . . . 255
Synchronous transactions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 272
NOR/PSRAM controller registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . 279
FSMC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 286
QUADSPI block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 288
QUADSPI pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 289
QUADSPI command sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 290
QUADSPI signal interface protocol modes . . . . . . . . . . . . . . . . . . . . . 292
QUADSPI indirect mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 294
QUADSPI status flag polling mode . . . . . . . . . . . . . . . . . . . . . . . . . . . 296
QUADSPI memory-mapped mode . . . . . . . . . . . . . . . . . . . . . . . . . . . 296
QUADSPI Flash memory configuration . . . . . . . . . . . . . . . . . . . . . . . . 297
QUADSPI delayed data sampling . . . . . . . . . . . . . . . . . . . . . . . . . . . . 297
QUADSPI control register (QUADSPI_CR) . . . . . . . . . . . . . . . . . . . . . 304
QUADSPI device configuration register (QUADSPI_DCR) . . . . . . . . . 307
QUADSPI status register (QUADSPI_SR) . . . . . . . . . . . . . . . . . . . . . 308
QUADSPI flag clear register (QUADSPI_FCR) . . . . . . . . . . . . . . . . . . 309
RM0402 Rev 6
Contents
9/1163
31