ST STM32F412 Reference Manual page 10

Contents
12.5.5
12.5.6
12.5.7
12.5.8
12.5.9
12.5.10 QUADSPI polling status mask register (QUADSPI_PSMKR) . . . . . . . 314
12.5.11 QUADSPI polling status match register (QUADSPI_PSMAR) . . . . . . 314
12.5.12 QUADSPI polling interval register (QUADSPI_PIR) . . . . . . . . . . . . . . 315
12.5.13 QUADSPI low-power timeout register (QUADSPI_LPTR) . . . . . . . . . . 315
12.5.14 QUADSPI register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 316
13 Analog-to-digital converter (ADC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 317
13.1 ADC introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 317
13.2 ADC main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 317
13.3 ADC functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 317
13.3.1
13.3.2
13.3.3
13.3.4
13.3.5
13.3.6
13.3.7
13.3.8
13.3.9
13.3.10 Discontinuous mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 324
13.4 Data alignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 325
13.5 Channel-wise programmable sampling time . . . . . . . . . . . . . . . . . . . . . 326
13.6 Conversion on external trigger and trigger polarity . . . . . . . . . . . . . . . . 326
13.7 Fast conversion mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 328
13.8 Data management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 329
13.8.1
13.8.2
13.8.3
13.9 Temperature sensor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 330
13.10 Battery charge monitoring . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 331
13.11 ADC interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 332
10/1163
QUADSPI data length register (QUADSPI_DLR) . . . . . . . . . . . . . . . . 309
QUADSPI communication configuration register (QUADSPI_CCR) . . 310
QUADSPI address register (QUADSPI_AR) . . . . . . . . . . . . . . . . . . . . 312
QUADSPI alternate bytes registers (QUADSPI_ABR) . . . . . . . . . . . . 313
QUADSPI data register (QUADSPI_DR) . . . . . . . . . . . . . . . . . . . . . . . 313
ADC on-off control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 319
ADC clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 319
Channel selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 319
Single conversion mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 320
Continuous conversion mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 320
Timing diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 321
Analog watchdog . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 321
Scan mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 322
Injected channel management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 323
Using the DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 329
Managing a sequence of conversions without using the DMA . . . . . . 329
Conversions without DMA and without overrun detection . . . . . . . . . . 330
RM0402 Rev 6
RM0402