ST STM32F412 Reference Manual page 8

Contents
9.5.4
9.5.5
9.5.6
9.5.7
9.5.8
9.5.9
9.5.10
9.5.11
10 Interrupts and events . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 231
10.1 Nested vectored interrupt controller (NVIC) . . . . . . . . . . . . . . . . . . . . . . 231
10.1.1
10.1.2
10.1.3
10.2 External interrupt/event controller (EXTI) . . . . . . . . . . . . . . . . . . . . . . . . 231
10.2.1
10.2.2
10.2.3
10.2.4
10.2.5
10.3 EXTI registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 239
10.3.1
10.3.2
10.3.3
10.3.4
10.3.5
10.3.6
10.3.7
11 Flexible static memory controller (FSMC) . . . . . . . . . . . . . . . . . . . . . 246
11.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 246
11.2 FSMC main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 246
11.3 FMC block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 247
11.4 AHB interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 248
11.4.1
8/1163
DMA high interrupt flag clear register (DMA_HIFCR) . . . . . . . . . . . . . 219
DMA stream x configuration register (DMA_SxCR) . . . . . . . . . . . . . . . 220
DMA stream x number of data register (DMA_SxNDTR) . . . . . . . . . . 223
DMA stream x peripheral address register (DMA_SxPAR) . . . . . . . . . 224
DMA stream x memory 0 address register
(DMA_SxM0AR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 224
DMA stream x memory 1 address register
(DMA_SxM1AR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 224
DMA stream x FIFO control register (DMA_SxFCR) . . . . . . . . . . . . . . 225
DMA register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 227
NVIC features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 231
SysTick calibration value register . . . . . . . . . . . . . . . . . . . . . . . . . . . . 231
Interrupt and exception vectors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 231
EXTI main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 235
EXTI block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 236
Wakeup event management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 236
Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 237
External interrupt/event line mapping . . . . . . . . . . . . . . . . . . . . . . . . . 238
Interrupt mask register (EXTI_IMR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 239
Event mask register (EXTI_EMR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 239
Rising trigger selection register (EXTI_RTSR) . . . . . . . . . . . . . . . . . . 241
Falling trigger selection register (EXTI_FTSR) . . . . . . . . . . . . . . . . . . 242
Software interrupt event register (EXTI_SWIER) . . . . . . . . . . . . . . . . 243
Pending register (EXTI_PR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 244
EXTI register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 245
Supported memories and transactions . . . . . . . . . . . . . . . . . . . . . . . . 248
RM0402 Rev 6
RM0402