ST STM32F412 Reference Manual page 5

RM0402
6.3.4
6.3.5
6.3.6
6.3.7
6.3.8
6.3.9
6.3.10
6.3.11
6.3.12
6.3.13
6.3.14
6.3.15
6.3.16
6.3.17
6.3.18
6.3.19
6.3.20
6.3.21
6.3.22
6.3.23
6.3.24
6.3.25
6.3.26
6.3.27
7 General-purpose I/Os (GPIO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 167
7.1 GPIO introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 167
7.2 GPIO main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 167
7.3 GPIO functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 167
7.3.1
7.3.2
7.3.3
7.3.4
RCC clock interrupt register (RCC_CIR) . . . . . . . . . . . . . . . . . . . . . . . 128
RCC AHB1 peripheral reset register (RCC_AHB1RSTR) . . . . . . . . . . 130
RCC AHB2 peripheral reset register (RCC_AHB2RSTR)
RCC AHB3 peripheral reset register (RCC_AHB3RSTR) . . . . . . . . . . 133
RCC APB1 peripheral reset register for (RCC_APB1RSTR) . . . . . . . . 133
RCC APB2 peripheral reset register (RCC_APB2RSTR) . . . . . . . . . . 136
RCC AHB1 peripheral clock enable register (RCC_AHB1ENR) . . . . . 138
RCC AHB2 peripheral clock enable register (RCC_AHB2ENR) . . . . . 140
RCC AHB3 peripheral clock enable register (RCC_AHB3ENR) . . . . . 141
RCC APB1 peripheral clock enable register (RCC_APB1ENR) . . . . . 141
RCC APB2 peripheral clock enable register
(RCC_APB2ENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144
RCC AHB1 peripheral clock enable in low power mode register
(RCC_AHB1LPENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146
RCC AHB2 peripheral clock enable in low power mode register
(RCC_AHB2LPENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148
RCC AHB3 peripheral clock enable in low power mode register
(RCC_AHB3LPENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148
RCC APB1 peripheral clock enable in low power mode register
(RCC_APB1LPENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150
RCC APB2 peripheral clock enabled in low power mode register
(RCC_APB2LPENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153
RCC Backup domain control register (RCC_BDCR) . . . . . . . . . . . . . . 155
RCC clock control & status register (RCC_CSR) . . . . . . . . . . . . . . . . 156
RCC spread spectrum clock generation register (RCC_SSCGR) . . . . 158
RCC PLLI2S configuration register (RCC_PLLI2SCFGR) . . . . . . . . . 159
RCC Dedicated Clocks Configuration Register (RCC_DCKCFGR) . . 161
RCC clocks gated enable register (CKGATENR) . . . . . . . . . . . . . . . . 162
RCC Dedicated Clocks Configuration Register (RCC_DCKCFGR2) . 163
RCC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 164
General-purpose I/O (GPIO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169
I/O pin multiplexer and mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170
I/O port control registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173
I/O port data registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173
RM0402 Rev 6
Contents
. . . . . . . . . 132
5/1163
31