Xilinx 7 Series User Manual page 88

Chapter 3: Transmitter
X-Ref Target - Figure 3-7
Note relevant to
1.
88
Send Feedback
Transmitted
First
H1 H0 D15 D14
Cycle 0
H1 H0
TXHEADER
Transmitted
First
D1 D0 D15 D14
Cycle 1
Transmitted
First
D1 D0 D15 D14
Cycle 2
Transmitted
First
D1 D0 D15 D14
Cycle 3
Transmitted
First
D1 D0 H1 H0
Cycle 4
H1 H0
TXHEADER
Figure 3-7: TX Gearbox Bit Ordering
Figure 3-7:
Per IEEE802.3ae nomenclature, H1 corresponds to TxB<0>, H0 to TxB<1>, etc.
www.xilinx.com
...........................
Output of the TXGearbox
D15 D14 ...........................
TXDATA
...........................
Output of the TXGearbox
...........................
D15 D14
TXDATA
...........................
Output of the TXGearbox
...........................
D15 D14
TXDATA
...........................
Output of the TXGearbox
...........................
D15 D14
TXDATA
...........................
Output of the TXGearbox
...........................
D15 D14
TXDATA
7 Series FPGAs GTP Transceivers User Guide
Transmitted
Last
D5 D4 D3 D2
D5 D4 D3 D2 D1 D0
Transmitted
Last
D5 D4 D3 D2
D5 D4 D3 D2 D1 D0
Transmitted
Last
D5 D4 D3 D2
D5 D4 D3 D2 D1 D0
Transmitted
Last
D5 D4 D3 D2
D5 D4 D3 D2 D1 D0
Transmitted
Last
D7 D6 D5 D4
D5 D4 D3 D2 D1 D0
UG482_c3_07_110911
UG482 (v1.9) December 19, 2016