Xilinx 7 Series User Manual page 209

X-Ref Target - Figure 4-54
7 Series FPGAs GTP Transceivers User Guide
UG482 (v1.9) December 19, 2016
Cycle N
H1 H0
RXHEADER
Output of the
RXHEADEROUTVALID = 1'b1
RXGearbox
RXDATAOUTVALID = 1'b1
Cycle N+1
RXHEADER
Output of the
RXHEADEROUTVALID = 1'b0
RXGearbox
RXDATAOUTVALID = 1'b1
Cycle N+2
D1 D0
RXHEADER
Output of the
RXHEADEROUTVALID = 1'b0
RXGearbox
RXDATAOUTVALID = 1'b1
Cycle N+3
RXHEADER
Output of the
RXHEADEROUTVALID = 1'b0
RXGearbox
RXDATAOUTVALID = 1'b1
Cycle N+4
H1 H0
RXHEADER
Output of the
RXHEADEROUTVALID = 1'b1
RXGearbox
RXDATAOUTVALID = 1'b1
Figure 4-54: RX Gearbox Operation
www.xilinx.com
Input to the RXGearbox
D1 D0 D15 D14
D15 D14 ...............
RXDATA
Input to the RXGearbox
D1 D0 D15 D14
D1 D0 D15 D14 ..................
RXDATA
Input to the RXGearbox
D1 D0 H1 H0 D15 D14
D15 D14 ..................
RXDATA
Input to the RXGearbox
D15 D14
D3 D2 D1 D0
D1 D0 D15 D14 ..................
RXDATA
Input to the RXGearbox
D3 D2 D1 D0 D15 D14
D15 D14 ..................
RXDATA
RX Gearbox
...........................
D5 D4 D3 D2
D0 D15 ............
...........................
D0 D15 ......... D5 D4 D3 D2
........................... D5
D5 D4 D3 D2
D0 D15 ............
.................. D5
D0 H1 H0 ............ D6 D5 D4
.................. D5
D0 D15 D14 ............
UG482_c4_36_111011
Send Feedback
D3 D2
D3 D2
D4
D4
D4
D4
209