Hitachi SH7751 Hardware Manual page 231

31. STS.L from MACH/L: 1 issue cycle
I
32. LDS to FPSCR: 1 issue cycle
I
33. LDS.L to FPSCR: 1 issue cycle
I
34. Fixed-point multiplication: 2 issue cycles
DMULS.L, DMULU.L, MUL.L, MULS.W, MULU.W
I
35. MAC.W, MAC.L: 2 issue cycles
I
36. Single-precision floating-point computation: 1 issue cycle
FCMP/EQ,FCMP/GT, FADD,FLOAT,FMAC,FMUL,FSUB,FTRC,FRCHG,FSCHG
I
37. Single-precision FDIV/SQRT: 1 issue cycle
I
38. Double-precision floating-point computation 1: 1 issue cycle
FCNVDS, FCNVSD, FLOAT, FTRC
I
39. Double-precision floating-point computation 2: 1 issue cycle
FADD, FMUL, FSUB
I
Rev. 3.0, 04/02, page 192 of 1064
D
EX
MA
D
EX
NA
F1
D
EX
MA
F1
D
EX
NA
D
EX
f1
f1
D
EX
MA
D
EX
f1
f1
D
F1
F2
D
F1
F2
D
F1
F2
d
F1
D
F1
F2
d
F1
d
Figure 8.2 Instruction Execution Patterns (cont)
S
S
F1
F1
S
F1
F1
S
S
NA
f1
f1 F2
S
S
MA
f1
f1 F2
FS
FS
F3
F1
FS
FS
F2
FS
FS
F2
F1 F2 FS
d
F1 F2
d
F1
(CPU)
(FPU)
FS
(CPU)
(FPU)
FS
F2 FS
FS
F2
FS
F2
F1 FS