Table of Contents
Advertisement
6.5.3.5.2
6.5.3.5.3
6.5.4
DSP PCI Address Register (DPAR) . . . . . . . . . . . . . . . . . 6-32
6.5.4.1
PCI Bus Command (C3-C0) Bits 11-8 . . . . . . . . . . . . . . 6-33
6.5.4.2
PCI Byte Enables (BE3-BE0) Bits 15-12 . . . . . . . . . . . . 6-34
6.5.5
DSP Status Register (DSR) . . . . . . . . . . . . . . . . . . . . . . . . 6-35
6.5.5.1
Host Command Pending (HCP) Bit 0 . . . . . . . . . . . . . . . 6-35
6.5.5.2
Slave Transmit Data Request (STRQ) Bit 1 . . . . . . . . . . 6-35
6.5.5.3
Slave Receive Data Request (SRRQ) Bit 2 . . . . . . . . . . 6-36
6.5.5.4
Host Flags (HF2-HF0) Bits 5-3 . . . . . . . . . . . . . . . . . . . . 6-37
6.5.5.5
HI32 Active (HACT) Bit 23 . . . . . . . . . . . . . . . . . . . . . . . 6-37
6.5.5.6
DSR Reserved Status Bits 22-6 . . . . . . . . . . . . . . . . . . . 6-37
6.5.6
DSP PCI Status Register (DPSR). . . . . . . . . . . . . . . . . . . . 6-38
6.5.6.1
PCI Master Wait State (MWS) Bit 0 . . . . . . . . . . . . . . . . 6-39
6.5.6.2
PCI Master Transmit Data Request (MTRQ) Bit 1 . . . . . 6-39
6.5.6.3
PCI Master Receive Data Request (MRRQ) Bit 2 . . . . . 6-40
6.5.6.4
Master Address Request (MARQ) Bit 4 . . . . . . . . . . . . . 6-40
6.5.6.5
Address Parity Error (APER) Bit 5 . . . . . . . . . . . . . . . . . 6-40
6.5.6.6
Data Parity Error (DPER) Bit 6 . . . . . . . . . . . . . . . . . . . . 6-41
6.5.6.7
Master Abort (MAB) Bit 7 . . . . . . . . . . . . . . . . . . . . . . . . 6-41
6.5.6.8
Target Abort (TAB) Bit 8 . . . . . . . . . . . . . . . . . . . . . . . . . 6-41
6.5.6.9
Target Disconnect (TDIS) Bit 9. . . . . . . . . . . . . . . . . . . . 6-41
6.5.6.10
Target Retry (TRTY) Bit 10. . . . . . . . . . . . . . . . . . . . . . . 6-42
6.5.6.11
PCI Time Out (TO) Bit 11 . . . . . . . . . . . . . . . . . . . . . . . . 6-42
6.5.6.12
Host Data Transfer Complete (HDTC) Bit 12 . . . . . . . . . 6-42
6.5.6.13
Remaining Data Count (RDC5-RDC0) Bits 21-16 . . . . . 6-43
6.5.6.14
DPSR Reserved Bits 23-22, 15-12 and 3. . . . . . . . . . . . 6-43
6.5.7
Host To DSP Data Path . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-43
6.5.8
DSP Receive Data FIFO (DRXR) . . . . . . . . . . . . . . . . . . . . 6-44
6.5.9
DSP To Host Data Path . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-44
6.5.10
DSP Master Transmit Data Register (DTXM) . . . . . . . . . . . 6-45
6.5.11
DSP Slave Transmit Data Register (DTXS) . . . . . . . . . . . . 6-46
6.5.12
DSP Host Port GPIO Data Register (DATH). . . . . . . . . . . . 6-46
6.5.13
DSP Host Port GPIO Direction Register (DIRH) . . . . . . . . . 6-47
6.6
HOST SIDE PROGRAMMING MODEL. . . . . . . . . . . . . . . . . . 6-48
6.6.1
HI32 Control Register (HCTR) . . . . . . . . . . . . . . . . . . . . . . 6-54
vi
If FC = $1 or $2:. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-31
If FC = $3: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-32
DSP56305 User's Manual
MOTOROLA
Advertisement
Chapters
Table of Contents
