Renesas H8/3847R Series Hardware Manual page 584

Appendix A CPU Instruction Set
Mnemonic
SHAL.B Rd
SHAR.B Rd
SHLL.B Rd
SHLR.B Rd
ROTXL.B Rd
ROTXR.B Rd
ROTL.B Rd
ROTR.B Rd
BSET #xx:3, Rd
BSET #xx:3, @Rd
BSET #xx:3, @aa:8
BSET Rn, Rd
BSET Rn, @Rd
BSET Rn, @aa:8
BCLR #xx:3, Rd
BCLR #xx:3, @Rd
BCLR #xx:3, @aa:8
BCLR Rn, Rd
Rev. 6.00 Aug 04, 2006 page 546 of 680
REJ09B0145-0600
Operation
B
C
b
7
B
b b
7
B
C
b
7
B
0
b b
7
B
C
b
7
B
b b
7 0
B
C
b
7
B
b b
7
B (#xx:3 of Rd8) ← 1
B (#xx:3 of @Rd16) ← 1
B (#xx:3 of @aa:8) ← 1
B (Rn8 of Rd8) ← 1
B (Rn8 of @Rd16) ← 1
B (Rn8 of @aa:8) ← 1
B (#xx:3 of Rd8) ← 0
B (#xx:3 of @Rd16) ← 0
B (#xx:3 of @aa:8) ← 0
B (Rn8 of Rd8) ← 0
Addressing Mode/
Instruction Length (bytes) Condition Code
2
0
b
0
2
C
0
2
0
b
0
2
C
0
2
b
0
2
C
2
b
0
2
C
0
2
4
2
4
2
4
2
I H N Z V C
— —
— —
— —
— — 0
— —
— —
— —
— —
— — — — — — 2
— — — — — — 8
4 — — — — — — 8
— — — — — — 2
— — — — — — 8
4 — — — — — — 8
— — — — — — 2
— — — — — — 8
4 — — — — — — 8
— — — — — — 2
2
0 2
0 2
0 2
0 2
0 2
0 2
0 2