ST STM32F405 Reference Manual page 8

Contents
8.3.8
8.3.9
8.3.10
8.3.11
8.3.12
8.3.13
8.3.14
8.3.15
8.4 GPIO registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 281
8.4.1
8.4.2
8.4.3
8.4.4
8.4.5
8.4.6
8.4.7
8.4.8
8.4.9
8.4.10
8.4.11
9 System configuration controller (SYSCFG) . . . . . . . . . . . . . . . . . . . . 289
9.1 I/O compensation cell . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 289
9.2 SYSCFG registers for STM32F405xx/07xx and STM32F415xx/17xx . . 289
9.2.1
9.2.2
9.2.3
9.2.4
9.2.5
9.2.6
8/1749
External interrupt/wakeup lines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 275
Input configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 275
Output configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 276
Alternate function configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 277
Analog configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 278
Using the OSC32_IN/OSC32_OUT pins as GPIO PC14/PC15
port pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 278
Using the OSC_IN/OSC_OUT pins as GPIO PH0/PH1 port pins . . . . 278
Selection of RTC_AF1 and RTC_AF2 alternate functions . . . . . . . . . . 279
GPIO port mode register (GPIOx_MODER) (x = A..I/J/K) . . . . . . . . . . 281
GPIO port output type register (GPIOx_OTYPER)
(x = A..I/J/K) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 281
GPIO port output speed register (GPIOx_OSPEEDR)
(x = A..I/J/K) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 282
GPIO port pull-up/pull-down register (GPIOx_PUPDR)
(x = A..I/J/K) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 282
GPIO port input data register (GPIOx_IDR) (x = A..I/J/K) . . . . . . . . . . 283
GPIO port output data register (GPIOx_ODR) (x = A..I/J/K) . . . . . . . . 283
GPIO port bit set/reset register (GPIOx_BSRR) (x = A..I/J/K) . . . . . . . 284
GPIO port configuration lock register (GPIOx_LCKR)
(x = A..I/J/K) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 284
GPIO alternate function low register (GPIOx_AFRL) (x = A..I/J/K) . . . 285
GPIO alternate function high register (GPIOx_AFRH)
(x = A..I/J) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 286
GPIO register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 287
SYSCFG memory remap register (SYSCFG_MEMRMP) . . . . . . . . . . 289
SYSCFG peripheral mode configuration register (SYSCFG_PMC) . . 290
SYSCFG external interrupt configuration register 1
(SYSCFG_EXTICR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 291
SYSCFG external interrupt configuration register 2
(SYSCFG_EXTICR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 291
SYSCFG external interrupt configuration register 3
(SYSCFG_EXTICR3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 292
SYSCFG external interrupt configuration register 4
(SYSCFG_EXTICR4) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 293
RM0090 Rev 18
RM0090