ST STM32F405 Reference Manual page 22

Contents
22.6 WWDG registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 717
22.6.1
22.6.2
22.6.3
22.6.4
23 Cryptographic processor (CRYP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 720
23.1 CRYP introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 720
23.2 CRYP main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 720
23.3 CRYP functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 722
23.3.1
23.3.2
23.3.3
23.3.4
23.3.5
23.3.6
23.3.7
23.4 CRYP interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 747
23.5 CRYP DMA interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 748
23.6 CRYP registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 748
23.6.1
23.6.2
23.6.3
23.6.4
23.6.5
23.6.6
23.6.7
23.6.8
23.6.9
23.6.10 CRYP key registers (CRYP_K0...3(L/R)R) . . . . . . . . . . . . . . . . . . . . . 758
23.6.11 CRYP initialization vector registers (CRYP_IV0...1(L/R)R) . . . . . . . . . 760
23.6.12 CRYP context swap registers (CRYP_CSGCMCCM0..7R and
23.6.13 CRYP register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 763
24 Random number generator (RNG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 767
24.1 RNG introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 767
22/1749
Control register (WWDG_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 717
Configuration register (WWDG_CFR) . . . . . . . . . . . . . . . . . . . . . . . . . 718
Status register (WWDG_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 718
WWDG register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 719
DES/TDES cryptographic core . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 723
AES cryptographic core . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 728
Data type . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 739
Initialization vectors - CRYP_IV0...1(L/R) . . . . . . . . . . . . . . . . . . . . . . 742
CRYP busy state . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 743
Procedure to perform an encryption or a decryption . . . . . . . . . . . . . . 744
Context swapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 745
CRYP control register (CRYP_CR) for STM32F415/417xx . . . . . . . . . 748
CRYP control register (CRYP_CR) for STM32F415/417xx . . . . . . . . . 750
CRYP status register (CRYP_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 753
CRYP data input register (CRYP_DIN) . . . . . . . . . . . . . . . . . . . . . . . . 754
CRYP data output register (CRYP_DOUT) . . . . . . . . . . . . . . . . . . . . . 755
CRYP DMA control register (CRYP_DMACR) . . . . . . . . . . . . . . . . . . . 756
CRYP interrupt mask set/clear register (CRYP_IMSCR) . . . . . . . . . . . 756
CRYP raw interrupt status register (CRYP_RISR) . . . . . . . . . . . . . . . 757
CRYP masked interrupt status register (CRYP_MISR) . . . . . . . . . . . . 757
CRYP_CSGCM0..7R) for STM32F42xxx and STM32F43xxx . . . . . . . 762
RM0090 Rev 18
RM0090