ST STM32F405 Reference Manual page 5

RM0090
5.6 PWR register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149
6 Reset and clock control for
STM32F42xxx and STM32F43xxx (RCC) . . . . . . . . . . . . . . . . . . . . . . . 150
6.1 Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150
6.1.1
6.1.2
6.1.3
6.2 Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151
6.2.1
6.2.2
6.2.3
6.2.4
6.2.5
6.2.6
6.2.7
6.2.8
6.2.9
6.2.10
6.2.11
6.3 RCC registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161
6.3.1
6.3.2
6.3.3
6.3.4
6.3.5
6.3.6
6.3.7
6.3.8
6.3.9
6.3.10
6.3.11
6.3.12
6.3.13
6.3.14
6.3.15
System reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150
Power reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150
Backup domain reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151
HSE clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154
HSI clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155
PLL configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155
LSE clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156
LSI clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156
System clock (SYSCLK) selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156
Clock security system (CSS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157
RTC/AWU clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157
Watchdog clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
Clock-out capability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
Internal/external clock measurement using TIM5/TIM11 . . . . . . . . . . . 158
RCC clock control register (RCC_CR) . . . . . . . . . . . . . . . . . . . . . . . . . 161
RCC PLL configuration register (RCC_PLLCFGR) . . . . . . . . . . . . . . . 163
RCC clock configuration register (RCC_CFGR) . . . . . . . . . . . . . . . . . 165
RCC clock interrupt register (RCC_CIR) . . . . . . . . . . . . . . . . . . . . . . . 167
RCC AHB1 peripheral reset register (RCC_AHB1RSTR) . . . . . . . . . . 170
RCC AHB2 peripheral reset register (RCC_AHB2RSTR) . . . . . . . . . . 173
RCC AHB3 peripheral reset register (RCC_AHB3RSTR) . . . . . . . . . . 174
RCC APB1 peripheral reset register (RCC_APB1RSTR) . . . . . . . . . . 174
RCC APB2 peripheral reset register (RCC_APB2RSTR) . . . . . . . . . . 178
RCC AHB1 peripheral clock register (RCC_AHB1ENR) . . . . . . . . . . . 180
RCC AHB2 peripheral clock enable register (RCC_AHB2ENR) . . . . . 182
RCC AHB3 peripheral clock enable register (RCC_AHB3ENR) . . . . . 183
RCC APB1 peripheral clock enable register (RCC_APB1ENR) . . . . . 183
RCC APB2 peripheral clock enable register (RCC_APB2ENR) . . . . . 187
RCC AHB1 peripheral clock enable in low power mode register
(RCC_AHB1LPENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 189
RM0090 Rev 18
Contents
5/1749
39