Register Descriptions; Dma Source Address Registers 0-3 (Sar0-Sar3) - Hitachi SH7750 series Hardware Manual

14.2

Register Descriptions

14.2.1 DMA Source Address Registers 0–3 (SAR0–SAR3)
Bit:
Initial value:
R/W:
Bit:
Initial value:
R/W:
DMA source address registers 0–3 (SAR0–SAR3) are 32-bit readable/writable registers that
specify the source address of a DMA transfer. These registers have a counter feedback function,
and during a DMA transfer they indicate the next source address. In single address mode, the SAR
value is ignored when a device with DACK has been specified as the transfer source.
Specify a 16-bit, 32-bit, 64-bit, or 32-byte boundary address when performing a 16-bit, 32-bit, 64-
bit, or 32-byte data transfer, respectively. If a different address is specified, an address error will
be detected and the DMAC will halt.
The initial value of these registers after a power-on or manual reset is undefined. They retain their
values in standby mode and deep sleep mode.
When transfer is performed from memory to an external device in DDT mode, DTR format [31:0]
is set in SAR0 [31:0].
31 30
— —
R/W R/W
23
· · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · ·
— · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · ·
R/W · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · ·
29 28
— —
R/W R/W
27 26
— —
R/W R/W
Rev. 4.0, 04/00, page 425 of 850
25 24
— —
R/W R/W
0
—
R/W