Hitachi SH7750 series Hardware Manual page 855

(19) BUS 64 (16M: 256k × 32b × 2) × 2
AMX 7 16M, column-addr-8bit
SH7750 Series Address Pins
RAS Cycle
A13 A21
A12 A20
A11 A19
A10 A18
A9 A17
A8 A16
A7 A15
A6 A14
A5 A13
A4 A12
A3 A11
A2 Not used
A1 Not used
A0 Not used
Rev. 4.0, 04/00, page 848 of 850
Synchronous DRAM
Address Pins
CAS Cycle
A21 A10
H/L A9
0 A8
A10 A7
A9 A6
A8 A5
A7 A4
A6 A3
A5 A2
A4 A1
A3 A0
4MB
BANK selects bank address
Address precharge setting
Address
Function