ST STM32F423 Reference Manual page 8

Contents
9.3.17
9.3.18
9.3.19
9.4 DMA interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 234
9.5 DMA registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 235
9.5.1
9.5.2
9.5.3
9.5.4
9.5.5
9.5.6
9.5.7
9.5.8
9.5.9
9.5.10
9.5.11
10 Interrupts and events . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 249
10.1 Nested vectored interrupt controller (NVIC) . . . . . . . . . . . . . . . . . . . . . . 249
10.1.1
10.1.2
10.1.3
10.2 External interrupt/event controller (EXTI) . . . . . . . . . . . . . . . . . . . . . . . . 249
10.2.1
10.2.2
10.2.3
10.2.4
10.2.5
10.3 EXTI registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 258
10.3.1
10.3.2
10.3.3
10.3.4
10.3.5
10.3.6
10.3.7
8/1324
Summary of the possible DMA configurations . . . . . . . . . . . . . . . . . . . 231
Stream configuration procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 232
Error management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 233
DMA low interrupt status register (DMA_LISR) . . . . . . . . . . . . . . . . . . 235
DMA high interrupt status register (DMA_HISR) . . . . . . . . . . . . . . . . . 236
DMA low interrupt flag clear register (DMA_LIFCR) . . . . . . . . . . . . . . 237
DMA high interrupt flag clear register (DMA_HIFCR) . . . . . . . . . . . . . 237
DMA stream x configuration register (DMA_SxCR) . . . . . . . . . . . . . . . 238
DMA stream x number of data register (DMA_SxNDTR) . . . . . . . . . . 241
DMA stream x peripheral address register (DMA_SxPAR) . . . . . . . . . 242
DMA stream x memory 0 address register (DMA_SxM0AR) . . . . . . . . 242
DMA stream x memory 1 address register (DMA_SxM1AR) . . . . . . . . 242
DMA stream x FIFO control register (DMA_SxFCR) . . . . . . . . . . . . . . 243
DMA register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 245
NVIC features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 249
SysTick calibration value register . . . . . . . . . . . . . . . . . . . . . . . . . . . . 249
Interrupt and exception vectors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 249
EXTI main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 254
EXTI block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 254
Wakeup event management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 254
Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 256
External interrupt/event line mapping . . . . . . . . . . . . . . . . . . . . . . . . . 257
Interrupt mask register (EXTI_IMR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 258
Event mask register (EXTI_EMR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 258
Rising trigger selection register (EXTI_RTSR) . . . . . . . . . . . . . . . . . . 259
Falling trigger selection register (EXTI_FTSR) . . . . . . . . . . . . . . . . . . 260
Software interrupt event register (EXTI_SWIER) . . . . . . . . . . . . . . . . 261
Pending register (EXTI_PR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 262
EXTI register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 263
RM0430 Rev 8
RM0430