ST STM32F423 Reference Manual page 10

Contents
12.5 QUADSPI registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 323
12.5.1
12.5.2
12.5.3
12.5.4
12.5.5
12.5.6
12.5.7
12.5.8
12.5.9
12.5.10 QUADSPI polling status mask register (QUADSPI _PSMKR) . . . . . . . 333
12.5.11 QUADSPI polling status match register (QUADSPI _PSMAR) . . . . . . 333
12.5.12 QUADSPI polling interval register (QUADSPI _PIR) . . . . . . . . . . . . . . 334
12.5.13 QUADSPI low-power timeout register (QUADSPI_LPTR) . . . . . . . . . . 334
12.5.14 QUADSPI register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 335
13 Analog-to-digital converter (ADC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 336
13.1 ADC introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 336
13.2 ADC main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 336
13.3 ADC functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 336
13.3.1
13.3.2
13.3.3
13.3.4
13.3.5
13.3.6
13.3.7
13.3.8
13.3.9
13.3.10 Discontinuous mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 342
13.4 Data alignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 343
13.5 Channel-wise programmable sampling time . . . . . . . . . . . . . . . . . . . . . 344
13.6 Conversion on external trigger and trigger polarity . . . . . . . . . . . . . . . . 345
13.7 Fast conversion mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 346
13.8 Data management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 347
13.8.1
10/1324
QUADSPI control register (QUADSPI_CR) . . . . . . . . . . . . . . . . . . . . . 323
QUADSPI device configuration register (QUADSPI_DCR) . . . . . . . . . 326
QUADSPI status register (QUADSPI_SR) . . . . . . . . . . . . . . . . . . . . . 327
QUADSPI flag clear register (QUADSPI_FCR) . . . . . . . . . . . . . . . . . . 328
QUADSPI data length register (QUADSPI_DLR) . . . . . . . . . . . . . . . . 328
QUADSPI communication configuration register (QUADSPI_CCR) . . 329
QUADSPI address register (QUADSPI_AR) . . . . . . . . . . . . . . . . . . . . 331
QUADSPI alternate bytes registers (QUADSPI_ABR) . . . . . . . . . . . . 332
QUADSPI data register (QUADSPI_DR) . . . . . . . . . . . . . . . . . . . . . . . 332
ADC on-off control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 338
ADC clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 338
Channel selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 338
Single conversion mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 339
Continuous conversion mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 339
Timing diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 340
Analog watchdog . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 340
Scan mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 341
Injected channel management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 341
Using the DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 347
RM0430 Rev 8
RM0430