ST STM32F423 Reference Manual page 35

RM0430
34.6.3
34.6.4
34.7 JTAG debug port . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1292
34.8 SW debug port . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1294
34.8.1
34.8.2
34.8.3
34.8.4
34.8.5
34.8.6
34.9 AHB-AP (AHB access port) - valid for both JTAG-DP
and SW-DP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1297
34.10 Core debug . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1298
34.11 Capability of the debugger host to connect under system reset . . . . . 1299
34.12 FPB (Flash patch breakpoint) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1299
34.13 DWT (data watchpoint trigger) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1300
34.14 ITM (instrumentation trace macrocell) . . . . . . . . . . . . . . . . . . . . . . . . . 1300
34.14.1 General description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1300
34.14.2 Time stamp packets, synchronization and overflow packets . . . . . . . 1300
34.15 ETM (Embedded trace macrocell) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1302
34.15.1 General description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1302
34.15.2 Signal protocol, packet types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1302
34.15.3 Main ETM registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1302
34.15.4 Configuration example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1303
34.16 MCU debug component (DBGMCU) . . . . . . . . . . . . . . . . . . . . . . . . . . 1303
34.16.1 Debug support for low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . 1303
34.16.2 Debug support for timers, watchdog, bxCAN and I
34.16.3 Debug MCU configuration register . . . . . . . . . . . . . . . . . . . . . . . . . . 1304
34.16.4 Debug MCU APB1 freeze register (DBGMCU_APB1_FZ) . . . . . . . . 1305
34.16.5 Debug MCU APB2 Freeze register (DBGMCU_APB2_FZ) . . . . . . . . 1307
34.17 TPIU (trace port interface unit) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1307
34.17.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1307
34.17.2 TRACE pin assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1309
34.17.3 TPUI formatter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1310
34.17.4 TPUI frame synchronization packets . . . . . . . . . . . . . . . . . . . . . . . . . 1311
34.17.5 Transmission of the synchronization frame packet . . . . . . . . . . . . . . 1311
®
Cortex -M4 with FPU TAP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1291
®
Cortex -M4 with FPU JEDEC-106 ID code . . . . . . . . . . . . . . . . . . . . 1292
SW protocol introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1294
SW protocol sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1294
SW-DP state machine (reset, idle states, ID code) . . . . . . . . . . . . . . 1295
DP and AP read/write accesses . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1295
SW-DP registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1296
SW-AP registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1297
RM0430 Rev 8
Contents
2
C . . . . . . . . . . . . 1304
35/1324
36