STMicroelectronics STM32F405 Reference Manual page 37

RM0090
37.6 NAND Flash/PC Card controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1634
37.6.1
37.6.2
37.6.3
37.6.4
37.6.5
37.6.6
37.6.7
37.6.8
37.7 SDRAM controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1650
37.7.1
37.7.2
37.7.3
37.7.4
37.7.5
37.8 FMC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1667
38 Debug support (DBG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1670
38.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1670
38.2 Reference ARM® documentation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1671
38.3 SWJ debug port (serial wire and JTAG) . . . . . . . . . . . . . . . . . . . . . . . . 1671
38.3.1
38.4 Pinout and debug port pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1672
38.4.1
38.4.2
38.4.3
38.4.4
38.5 STM32F4xx JTAG TAP connection . . . . . . . . . . . . . . . . . . . . . . . . . . . 1675
38.6 ID codes and locking mechanism . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1677
38.6.1
38.6.2
38.6.3
38.6.4
38.7 JTAG debug port . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1678
38.8 SW debug port . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1680
External memory interface signals . . . . . . . . . . . . . . . . . . . . . . . . . . . 1635
NAND Flash / PC Card supported memories and transactions . . . . . 1637
Timing diagrams for NAND Flash memory and PC Card . . . . . . . . . 1637
NAND Flash operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1638
NAND Flash prewait functionality . . . . . . . . . . . . . . . . . . . . . . . . . . . 1639
Computation of the error correction code (ECC)
in NAND Flash memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1640
PC Card/CompactFlash operations . . . . . . . . . . . . . . . . . . . . . . . . . . 1641
NAND Flash/PC Card controller registers . . . . . . . . . . . . . . . . . . . . . 1642
SDRAM controller main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1650
SDRAM External memory interface signals . . . . . . . . . . . . . . . . . . . . 1650
SDRAM controller functional description . . . . . . . . . . . . . . . . . . . . . . 1651
Low power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1657
SDRAM controller registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1661
Mechanism to select the JTAG-DP or the SW-DP . . . . . . . . . . . . . . . 1672
SWJ debug port pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1673
Flexible SWJ-DP pin assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . 1673
Internal pull-up and pull-down on JTAG pins . . . . . . . . . . . . . . . . . . . 1674
Using serial wire and releasing the unused debug pins as GPIOs . . 1675
MCU device ID code . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1677
Boundary scan TAP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1678
®
Cortex -M4 with FPU TAP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1678
®
Cortex -M4 with FPU JEDEC-106 ID code . . . . . . . . . . . . . . . . . . . . 1678
DocID018909 Rev 11
Contents
37/1731
39