STMicroelectronics STM32F405 Reference Manual page 7

RM0090
7.3.4
7.3.5
7.3.6
7.3.7
7.3.8
7.3.9
7.3.10
7.3.11
7.3.12
7.3.13
7.3.14
7.3.15
7.3.16
7.3.17
7.3.18
7.3.19
7.3.20
7.3.21
7.3.22
7.3.23
7.3.24
7.3.25
8 General-purpose I/Os (GPIO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 269
8.1 GPIO introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 269
8.2 GPIO main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 269
8.3 GPIO functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 269
8.3.1
8.3.2
8.3.3
8.3.4
8.3.5
8.3.6
RCC clock interrupt register (RCC_CIR) . . . . . . . . . . . . . . . . . . . . . . . 230
RCC AHB1 peripheral reset register (RCC_AHB1RSTR) . . . . . . . . . . 233
RCC AHB2 peripheral reset register (RCC_AHB2RSTR) . . . . . . . . . . 236
RCC AHB3 peripheral reset register (RCC_AHB3RSTR) . . . . . . . . . . 237
RCC APB1 peripheral reset register (RCC_APB1RSTR) . . . . . . . . . . 237
RCC APB2 peripheral reset register (RCC_APB2RSTR) . . . . . . . . . . 240
RCC AHB1 peripheral clock enable register (RCC_AHB1ENR) . . . . . 242
RCC AHB2 peripheral clock enable register (RCC_AHB2ENR) . . . . . 244
RCC AHB3 peripheral clock enable register (RCC_AHB3ENR) . . . . . 245
RCC APB1 peripheral clock enable register
(RCC_APB1ENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 245
RCC APB2 peripheral clock enable register (RCC_APB2ENR) . . . . . 248
RCC APB2 peripheral clock enable register(RCC_APB2ENR) . . . . . . 250
RCC AHB1 peripheral clock enable in low power mode register
(RCC_AHB1LPENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 252
RCC AHB2 peripheral clock enable in low power mode register
(RCC_AHB2LPENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 254
RCC AHB3 peripheral clock enable in low power mode register
(RCC_AHB3LPENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 255
RCC APB1 peripheral clock enable in low power mode register
(RCC_APB1LPENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 256
RCC APB2 peripheral clock enabled in low power mode
register (RCC_APB2LPENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 259
RCC Backup domain control register (RCC_BDCR) . . . . . . . . . . . . . . 261
RCC clock control & status register (RCC_CSR) . . . . . . . . . . . . . . . . 262
RCC spread spectrum clock generation register (RCC_SSCGR) . . . . 264
RCC PLLI2S configuration register (RCC_PLLI2SCFGR) . . . . . . . . . 265
RCC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 267
General-purpose I/O (GPIO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 271
I/O pin multiplexer and mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 272
I/O port control registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 276
I/O port data registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 276
I/O data bitwise handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 276
GPIO locking mechanism . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 276
DocID018909 Rev 11
Contents
7/1731
39