Syscfg External Interrupt Configuration Register - ST STM32F410 Reference Manual

Contents
4.3.8
4.3.9
4.4 Power control registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
4.4.1
4.4.2
4.5 PWR register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
5 Reset and clock control (RCC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
5.1 Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
5.1.1
5.1.2
5.1.3
5.2 Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
5.2.1
5.2.2
5.2.3
5.2.4
5.2.5
5.2.6
5.2.7
5.2.8
5.2.9
5.2.10
5.2.11
5.3 RCC registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
5.3.1
5.3.2
5.3.3
5.3.4
5.3.5
5.3.6
5.3.7
5.3.8
5.3.9
5.3.10
4/771
Standby mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
Programming the RTC alternate functions to wake up the device from
the Stop and Standby modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
PWR power control register (PWR_CR) . . . . . . . . . . . . . . . . . . . . . . . . 86
PWR power control/status register (PWR_CSR) . . . . . . . . . . . . . . . . . . 88
System reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
Power reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
Backup domain reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
HSE clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
HSI clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
PLL configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
LSE clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
LSI clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
System clock (SYSCLK) selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
Clock security system (CSS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
RTC/AWU clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
Watchdog clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
Clock-out capability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
Internal/external clock measurement using TIM5/TIM11 . . . . . . . . . . . 100
RCC clock control register (RCC_CR) . . . . . . . . . . . . . . . . . . . . . . . . . 102
RCC PLL configuration register (RCC_PLLCFGR) . . . . . . . . . . . . . . . 104
RCC clock configuration register (RCC_CFGR) . . . . . . . . . . . . . . . . . 106
RCC clock interrupt register (RCC_CIR) . . . . . . . . . . . . . . . . . . . . . . . 109
RCC AHB1 peripheral reset register (RCC_AHB1RSTR) . . . . . . . . . . 111
RCC APB1 peripheral reset register for (RCC_APB1RSTR) . . . . . . . 112
RCC APB2 peripheral reset register (RCC_APB2RSTR) . . . . . . . . . . 114
RCC AHB1 peripheral clock enable register (RCC_AHB1ENR) . . . . . 116
RCC APB1 peripheral clock enable register (RCC_APB1ENR) . . . . . 117
RCC APB2 peripheral clock enable register
(RCC_APB2ENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119
RM0401 Rev 3
RM0401