ST STM32F410 Reference Manual page 6

Contents
6.4.3
6.4.4
6.4.5
6.4.6
6.4.7
6.4.8
6.4.9
6.4.10
6.4.11
7 System configuration controller (SYSCFG) . . . . . . . . . . . . . . . . . . . . 155
7.1 I/O compensation cell . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155
7.2 SYSCFG registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155
7.2.1
7.2.2
7.2.3
7.2.4
7.2.5
7.2.6
7.2.7
7.2.8
7.2.9
7.2.10
8 Direct memory access controller (DMA) . . . . . . . . . . . . . . . . . . . . . . . 162
8.1 DMA introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162
8.2 DMA main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162
8.3 DMA functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 164
8.3.1
8.3.2
8.3.3
6/771
GPIO port output speed register (GPIOx_OSPEEDR)
(x = A..C and H) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148
GPIO port pull-up/pull-down register (GPIOx_PUPDR)
(x = A..C and H) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148
GPIO port input data register (GPIOx_IDR) (x = A..C and H) . . . . . . . 149
GPIO port output data register (GPIOx_ODR) (x = A..C and H) . . . . . 149
GPIO port bit set/reset register (GPIOx_BSRR) (x = A..C and H) . . . . 149
GPIO port configuration lock register (GPIOx_LCKR)
(x = A..C and H) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150
GPIO alternate function low register (GPIOx_AFRL) (x = A..C and H) 151
GPIO alternate function high register (GPIOx_AFRH)
(x = A..C and H) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152
GPIO register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152
SYSCFG memory remap register (SYSCFG_MEMRMP) . . . . . . . . . . 155
SYSCFG peripheral mode configuration register (SYSCFG_PMC) . . 156
SYSCFG external interrupt configuration register 1
(SYSCFG_EXTICR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157
SYSCFG external interrupt configuration register 2
(SYSCFG_EXTICR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157
SYSCFG external interrupt configuration register 3
(SYSCFG_EXTICR3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
SYSCFG external interrupt configuration register 4
(SYSCFG_EXTICR4) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
SYSCFG configuration register 2 (SYSCFG_CFGR2) . . . . . . . . . . . . 159
Compensation cell control register (SYSCFG_CMPCR) . . . . . . . . . . . 159
Compensation cell control register (SYSCFG_CFGR) . . . . . . . . . . . . 160
SYSCFG register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161
DMA block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 164
DMA overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 164
DMA transactions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 165
RM0401 Rev 3
RM0401