ST STM32F410 Reference Manual page 19

RM0401
22.7.4
22.7.5
22.7.6
22.7.7
22.7.8
22.7.9
22.7.10 FMPI2C receive data register (FMPI2C_RXDR) . . . . . . . . . . . . . . . . . 589
22.7.11 FMPI2C transmit data register (FMPI2C_TXDR) . . . . . . . . . . . . . . . . . 589
22.7.12 FMPI2C register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 590
23 Inter-integrated circuit (I
23.1 I
23.2 I
23.3 I
23.3.1
23.3.2
23.3.3
23.3.4
23.3.5
23.3.6
23.3.7
23.3.8
23.3.9
23.4 I
23.5 I
23.6 I
23.6.1
23.6.2
23.6.3
23.6.4
23.6.5
23.6.6
23.6.7
23.6.8
23.6.9
23.6.10 I
FMPI2C own address 2 register (FMPI2C_OAR2) . . . . . . . . . . . . . . . 582
FMPI2C timing register (FMPI2C_TIMINGR) . . . . . . . . . . . . . . . . . . . 583
FMPI2C timeout register (FMPI2C_TIMEOUTR) . . . . . . . . . . . . . . . . 584
FMPI2C interrupt and status register (FMPI2C_ISR) . . . . . . . . . . . . . 585
FMPI2C interrupt clear register (FMPI2C_ICR) . . . . . . . . . . . . . . . . . . 587
FMPI2C PEC register (FMPI2C_PECR) . . . . . . . . . . . . . . . . . . . . . . . 588
2
C introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 592
2
C main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 593
2
C functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 594
Mode selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 594
I2C slave mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 595
I2C master mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 598
Error conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 604
Programmable noise filter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 605
SDA/SCL line control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 606
SMBus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 606
DMA requests . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 609
Packet error checking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 610
2
C interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .611
2
C debug mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 613
2
C registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 613
2
I C Control register 1 (I2C_CR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 613
2
I C Control register 2 (I2C_CR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 615
2
I C Own address register 1 (I2C_OAR1) . . . . . . . . . . . . . . . . . . . . . . . 617
2
I C Own address register 2 (I2C_OAR2) . . . . . . . . . . . . . . . . . . . . . . . 617
2
I C Data register (I2C_DR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 618
2
I C Status register 1 (I2C_SR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 618
2
I C Status register 2 (I2C_SR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 622
2
I C Clock control register (I2C_CCR) . . . . . . . . . . . . . . . . . . . . . . . . . 623
2
I C TRISE register (I2C_TRISE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 624
2
C FLTR register (I2C_FLTR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 625
2
C) interface . . . . . . . . . . . . . . . . . . . . . . . . . 592
RM0401 Rev 3
Contents
19/771
23