ST STM32F410 Reference Manual page 5

RM0401
5.3.11
5.3.12
5.3.13
5.3.14
5.3.15
5.3.16
5.3.17
5.3.18
5.3.19
6 General-purpose I/Os (GPIO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135
6.1 GPIO introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135
6.2 GPIO main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135
6.3 GPIO functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135
6.3.1
6.3.2
6.3.3
6.3.4
6.3.5
6.3.6
6.3.7
6.3.8
6.3.9
6.3.10
6.3.11
6.3.12
6.3.13
6.3.14
6.3.15
6.4 GPIO registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147
6.4.1
6.4.2
RCC AHB1 peripheral clock enable in low power mode register
(RCC_AHB1LPENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121
RCC APB1 peripheral clock enable in low power mode register
(RCC_APB1LPENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
RCC APB2 peripheral clock enabled in low power mode register
(RCC_APB2LPENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
RCC Backup domain control register (RCC_BDCR) . . . . . . . . . . . . . . 127
RCC clock control & status register (RCC_CSR) . . . . . . . . . . . . . . . . 128
RCC spread spectrum clock generation register (RCC_SSCGR) . . . . 130
RCC Dedicated Clocks Configuration Register (RCC_DCKCFGR) . . 131
RCC dedicated Clocks Configuration Register 2 (RCC_DCKCFGR2) 132
RCC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
General-purpose I/O (GPIO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137
I/O pin multiplexer and mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138
I/O port control registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140
I/O port data registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141
I/O data bitwise handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141
GPIO locking mechanism . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141
I/O alternate function input/output . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142
External interrupt/wakeup lines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142
Input configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142
Output configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143
Alternate function configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143
Analog configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144
Using the OSC32_IN/OSC32_OUT pins as GPIO PC14/PC15
port pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145
Using the OSC_IN/OSC_OUT pins as GPIO PH0/PH1 port pins . . . . 145
Selection of RTC additional functions . . . . . . . . . . . . . . . . . . . . . . . . . 145
GPIO port mode register (GPIOx_MODER) (x = A..C and H) . . . . . . . 147
GPIO port output type register (GPIOx_OTYPER)
(x = A..C and H) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147
RM0401 Rev 3
Contents
5/771
23