ST STM32WL5 Series Reference Manual page 31

RM0453
30.3.3
30.3.4
30.3.5
30.3.6
30.4 IWDG registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 986
30.4.1
30.4.2
30.4.3
30.4.4
30.4.5
30.4.6
31 System window watchdog (WWDG) . . . . . . . . . . . . . . . . . . . . . . . . . . 992
31.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 992
31.2 WWDG main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 992
31.3 WWDG functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 992
31.3.1
31.3.2
31.3.3
31.3.4
31.3.5
31.3.6
31.4 WWDG interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 995
31.5 WWDG registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 995
31.5.1
31.5.2
31.5.3
31.5.4
32 Real-time clock (RTC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 998
32.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 998
32.2 RTC main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 998
32.3 RTC functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 999
32.3.1
32.3.2
32.3.3
Hardware watchdog . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 985
Low-power freeze . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 985
Register access protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 985
Debug mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 985
IWDG key register (IWDG_KR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 986
IWDG prescaler register (IWDG_PR) . . . . . . . . . . . . . . . . . . . . . . . . . 987
IWDG reload register (IWDG_RLR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 988
IWDG status register (IWDG_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 989
IWDG window register (IWDG_WINR) . . . . . . . . . . . . . . . . . . . . . . . . 990
IWDG register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 991
WWDG block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 993
WWDG internal signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 993
Enabling the watchdog . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 993
Controlling the down-counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 993
How to program the watchdog timeout . . . . . . . . . . . . . . . . . . . . . . . . 994
Debug mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 995
WWDG control register (WWDG_CR) . . . . . . . . . . . . . . . . . . . . . . . . . 995
WWDG configuration register (WWDG_CFR) . . . . . . . . . . . . . . . . . . . 996
WWDG status register (WWDG_SR) . . . . . . . . . . . . . . . . . . . . . . . . . 997
WWDG register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 997
RTC block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 999
RTC pins and internal signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1000
GPIOs controlled by the RTC and TAMP . . . . . . . . . . . . . . . . . . . . . . 1001
RM0453 Rev 1
Contents
31/1461
43