ST STM32WL5 Series Reference Manual page 14

Contents
10.4.23 GPIOH mode register (GPIOH_MODER) . . . . . . . . . . . . . . . . . . . . . . 418
10.4.24 GPIO H output type register (GPIOH_OTYPER) . . . . . . . . . . . . . . . . . 418
10.4.25 GPIOH output speed register (GPIOH_OSPEEDR) . . . . . . . . . . . . . . 419
10.4.26 GPIOH pull-up/pull-down register (GPIOH_PUPDR) . . . . . . . . . . . . . 419
10.4.27 GPIOH input data register (GPIOH_IDR) . . . . . . . . . . . . . . . . . . . . . . 420
10.4.28 GPIOH output data register (GPIOH_ODR) . . . . . . . . . . . . . . . . . . . . 420
10.4.29 GPIO H bit set/reset register (GPIOH_BSRR) . . . . . . . . . . . . . . . . . . . 421
10.4.30 GPIOH configuration lock register (GPIOH_LCKR) . . . . . . . . . . . . . . . 421
10.4.31 GPIOH alternate function low register (GPIOH_AFRL) . . . . . . . . . . . . 422
10.4.32 GPIOH bit reset register (GPIOH_BRR) . . . . . . . . . . . . . . . . . . . . . . . 423
10.4.33 GPIOA register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 423
10.4.34 GPIOB register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 424
10.4.35 GPIOC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 425
10.4.36 GPIOH register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 426
11 System configuration controller (SYSCFG) . . . . . . . . . . . . . . . . . . . . 428
11.1 SYSCFG main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 428
11.2 SYSCFG registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 428
11.2.1
11.2.2
11.2.3
11.2.4
11.2.5
11.2.6
11.2.7
11.2.8
11.2.9
11.2.10 SYSCFG SRAM2 key register (SYSCFG_SKR) . . . . . . . . . . . . . . . . . 438
11.2.11
11.2.12 SYSCFG CPU1 interrupt mask register 2 (SYSCFG_IMR2) . . . . . . . . 440
11.2.13 SYSCFG CPU2 interrupt mask register 1 (SYSCFG_C2IMR1) . . . . . 440
11.2.14 SYSCFG CPU2 interrupt mask register 2 (SYSCFG_C2IMR2) . . . . . 442
11.2.15 SYSCFG radio debug control register (SYSCFG_RFDCR) . . . . . . . . 443
11.2.16 SYSCFG register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 444
14/1461
SYSCFG memory remap register (SYSCFG_MEMRMP) . . . . . . . . . . 428
SYSCFG configuration register 1 (SYSCFG_CFGR1) . . . . . . . . . . . . 429
SYSCFG external interrupt configuration register 1
(SYSCFG_EXTICR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 430
SYSCFG external interrupt configuration register 2
(SYSCFG_EXTICR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 431
SYSCFG external interrupt configuration register 3
(SYSCFG_EXTICR3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 432
SYSCFG external interrupt configuration register 4
(SYSCFG_EXTICR4) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 434
SYSCFG SRAM control and status register (SYSCFG_SCSR) . . . . . 435
SYSCFG configuration register 2 (SYSCFG_CFGR2) . . . . . . . . . . . . 436
SYSCFG SRAM2 write protection register (SYSCFG_SWPR) . . . . . . 437
SYSCFG CPU1 interrupt mask register 1 (SYSCFG_IMR1) . . . . . . . . 439
RM0453 Rev 1
RM0453