Intel PXA255 Developer's Manual page 208

Memory Controller
Table 6-10. Pin Mapping to SDRAM Devices with SA1111 Addressing (Sheet 2 of 3)
# Bits
Bank x
Row x
MA24 MA23 MA22 MA21 MA20 MA19 MA18 MA17 MA16 MA15 MA14 MA13 MA12 MA11 MA10
Col x
Data
1x12x9x16
1x12x10x32
1x12x10x16
1x12x11x32
1x12x11x16
1x13x8x32 A12
1x13x8x16
1x13x9x32 A12
1x13x9x16 A12
1x13x10x32 A12
1x13x10x16 A12
1x13x11x32
1x13x11x16
2x11x8x32
2x11x8x16
2x11x9x32
2x11x9x16
2x11x10x32
2x11x10x16
2x11x11x32
2x11x11x16
2x12x8x32 BA1
2x12x8x16
2x12x9x32 BA1
2x12x9x16 BA1
2x12x10x32 BA1
2x12x10x16 BA1
6-26
Pin mapping to SDRAM devices for SA1111 Addressing Options.
MA[24:10] represent the address signals driven from the PXA255 processor.
A11 BA0 A10 A9
A11 BA0 A10 A9
A11 BA0 A10 A9
NOT VALID (illegal addressing combination)
NOT VALID (illegal addressing combination)
A11 BA0 A10 A9
NOT VALID (illegal addressing combination)
A11 BA0 A10 A9
A11 BA0 A10 A9
A11 BA0 A10 A9
A11 BA0 A10 A9
NOT VALID (illegal addressing combination)
NOT VALID (illegal addressing combination)
BA1 BA0 A10 A9
NOT VALID (illegal addressing combination)
BA1 BA0 A10 A9
BA1 BA0 A10 A9
BA1 BA0 A10 A9
BA1 BA0 A10 A9
NOT VALID (illegal addressing combination)
NOT VALID (illegal addressing combination)
BA0 A11 A10 A9
NOT VALID (illegal addressing combination)
BA0 A11 A10 A9
BA0 A11 A10 A9
BA0 A11 A10 A9
BA0 A11 A10 A9
A8 A7 A6 A5 A4
A8 A7 A6 A5 A4
A8 A7 A6 A5 A4
A8 A7 A6 A5 A4
A8 A7 A6 A5 A4
A8 A7 A6 A5 A4
A8 A7 A6 A5 A4
A8 A7 A6 A5 A4
A8 A7 A6 A5 A4
A8 A7 A6 A5 A4
A8 A7 A6 A5 A4
A8 A7 A6 A5 A4
A8 A7 A6 A5 A4
A8 A7 A6 A5 A4
A8 A7 A6 A5 A4
A8 A7 A6 A5 A4
A8 A7 A6 A5 A4
A8 A7 A6 A5 A4
Intel® PXA255 Processor Developer's Manual
A3 A2 A1 A0
A3 A2 A1 A0
A3 A2 A1 A0
A3 A2 A1 A0
A3 A2 A1 A0
A3 A2 A1 A0
A3 A2 A1 A0
A3 A2 A1 A0
A3 A2 A1 A0
A3 A2 A1 A0
A3 A2 A1 A0
A3 A2 A1 A0
A3 A2 A1 A0
A3 A2 A1 A0
A3 A2 A1 A0
A3 A2 A1 A0
A3 A2 A1 A0
A3 A2 A1 A0