Motorola CMOS Logic Manual page 439

C
SC
PROGRAMMABLE
PULSE
GENERATOR FF(MR)
D
CLOCK
EOC
S out
MOTOROLA CMOS LOGIC DATA
SWITCHING TIME TEST CIRCUIT AND WAVEFORMS
V DD
Q7
Q6
Q5
Q4
Q3
Q2
Q1
Q0
EOC
C L
S out
C L
C L
V SS
TIMING DIAGRAM
SC
D
É É É
Q7
É É É
Q6
É É É
Q5
É É É É É É
Q4
É É É É É É
Q3
É É É É É É
Q2
É É É É É É
Q1
É É É É É É
Q0
É É É É É É
É É É É É É
INH Q7 Q6 INH
Q7
É É É É É É
— Don't care condition
É É É
INH — Indicates Serial Out is inhibited low.
* — Q8 is ninth–bit of serial information available from 8–bit register.
NOTE: Pin 10 = V SS
C L
C L
C L
C L
C L
1
f cl
t WH(cl)
50%
C
t su
50%
SC
t su
D
t PLH
50%
Q7
t TLH
S out
NOTE: Pin 10 = V SS
Q6 Q4 Q2 Q0 Q8* INH
Q5 Q3 Q1
C L
C L
t WH(D)
t su
50%
t PHL
90%
10%
t PLH
t THL
50% 90%
10%
MC14549B MC14559B
6–401
t TLH