Motorola CMOS Logic Manual page 341

Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
SWITCHING CHARACTERISTICS*
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Characteristic
Output Rise and Fall Time (Counter Outputs)
t TLH , t THL = (1.5 ns/pF) C L + 25 ns
t TLH , t THL = (0.75 ns/pF) C L + 12.5 ns
t TLH , t THL = (0.55 ns/pF) C L + 12.5 ns
Propagation Delay Time
Clock to Q18
t PHL , t PLH = (1.7 ns/pF) C L + 4415 ns
t PHL , t PLH = (0.66 ns/pF) C L + 1667 ns
t PHL , t PLH = (0.5 ns/pF) C L + 1275 ns
Clock to Q24
t PHL , t PLH = (1.7 ns/pF) C L + 5915 ns
t PHL , t PLH = (0.66 ns/pF) C L + 2167 ns
t PHL , t PLH = (0.5 ns/pF) C L + 1675 ns
Propagation Delay Time
Reset to Q n
t PHL = (1.7 ns/pF) C L + 1215 ns
t PHL = (0.66 ns/pF) C L + 467 ns
t PHL = (0.5 ns/pF) C L + 350 ns
Clock Pulse Width
Clock Pulse Frequency
Clock Rise and Fall Time
Reset Pulse Width
Reset Removal Time
* The formulas given are for the typical characteristics only at 25 _ C.
#Data labelled "Typ" is not to be used for design purposes but is intended as an indication of the IC's potential performance.
500 µF
PULSE
GENERATOR
MOTOROLA CMOS LOGIC DATA
(C L = 50 pF, T A = 25 _ C)
V DD
0.01 µF
I D
CERAMIC
V DD V DD
Q18
IN 2
Q19
Q20
Q21
C L
Q22
C L
Q23
R
C L
Q24
C L
V SS
V SS
Figure 1. Power Dissipation Test Circuit and Waveform
V DD
Symbol Vdc Min
t TLH , t THL
5.0
10
15
t PHL , t PLH
5.0
10
15
5.0
10
15
t PHL
5.0
10
15
t WH(cl) 5.0 385
10 150
15 120
f cl 5.0
10
15
t TLH , t THL 5.0
10
15
t WH(R) 5.0 1400
10 600
15 450
t rem 5.0
10
15 – 40
C L
V in
C L
C L
Typ # Max
— 100 200
— 50 100
— 40 80
— 4.5 9.0
— 1.7 3.5
— 1.3 2.7
— 6.0 12
— 2.2 4.5
— 1.7 3.5
— 1300 2600
— 500 1000
— 375 750
140 —
55 —
40 —
— 3.5 2.0
— 9.0 5.0
— 12 6.5
— — 15
— — 5.0
— — 4.0
700 —
300 —
225 —
30 – 200 —
0 – 160 —
– 110 —
20 ns 20 ns
V DD
90%
50%
10%
0 V
50% DUTY CYCLE
MC14521B
Unit
ns
µs
ns
ns
MHz
µs
ns
ns
6–303